SU1405051A1 - Устройство дл преобразовани координат - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в синтезирующих системах имитации изображений. Целью изобретени   вл етс  расширение функциональных возможностей за счет програм- . мируемого преобразовани  трехмерньрс однородных пр моугольных координат в двумерную неоднородную пр моугольную систему и повышение производительности . Устройство содержит блок пам ти 1, 1, арифметико-логический блок 2, регистры 3, 6, 4, коммутатор 5, блок управл емых инверторов 7, дешифратор 8, регистр сдвига 9, регистр сдвига 10, генератор импульсов 11, делитель частоты 12. Сущность изобретени  за-, ключаетс  в последовательной переработке трехмерных координат X,y,Z, описывающих объект в исходной декартовой системе, в систему координат . экрана в зависимости от значени  разр дов X,y,Z, начина  со старшего. В устройстве используетс  метод суммировани  масщтабных поразр дных коэффициентов , характеризующих приращени  координат в плоскости экрана в . зависимости от комбинации битов в словах X, У, Z дл  каждого разр да. 1 ил. $

Description

втв коорйи (7/П

4: О СП О

сл

: Изобретение относитс  к вычисли- 1 ельной технике, в частности к устрой- с|твам преобразовани  пространственных |соординат,и предназначено дл  использовани  в синтезирующих системах имитации изображений.

Цель изобретени  - расширение функ Ц1ональных возможностей за счет про- раммируемого преобразова1т  трех- depHbix однородных пр моугольных коор- шнат в двухмерную неоднор одную пр моугольную систему и повышение произ- зодительности.

На чертеже показана схема устрой- :тва дл  преобразовани  координат.

Устройство дл  преобразовани  координат содержит блок 1 пам ти, арифметико-логический блок 2, первый ре- истр 3, второй регистр 4, коммутатор 5, третий регистр 6, блок 7 управл емых инверторов, дешифратор 8, первый 9 и второй 10 регистры сдвига, енератор 11 импульсов, делитель 12 частоты.

Инфррмадионные входы блока 1 пам ти  вл ютс  входами задани  системь .

оординат изображени  устройства, адресные входы блока 1 пам ти соединены с выходом коммутатора 5, вход записи/считывани  блока 1 пам ти I вход управлени  коммутатора 5 объе- J;инeны и  вл ютс  входом задани  режима устройства. Выходы блока 1 пам ти соединены с входами первого операнда арифметико-логического блока 2, вход управлени  которого соединен с выходом регистра сдвига, а вход второго операнда арифметико-логического блока 2 соединен с информационными входами второго регистр а 4 и выходами первого регистра 3.

Вход сброса регистра 3, вход записи регистров 4 и 6 объединены и соединены с выходом делите-л  12 частоты. Вход разрешени  записи регистра 3 соединен с выходом генератора импульсов и входами сдвига регистров 9 и 10 сдвига. Выходы регистра 4  вл ютс  выходом преобразованных.координат устройства . Второй информационный вход коммутатора 5  вл етс  входом задани  адреса устройства- первый информационный вход коммутатора 5 соединен с вторым вькодом дешифратора 8. Информационные входы третьего регистра 6 и блока 7 управл емых инверторов соединены с входами координат устройства первый выход третьего регистра 6 - с

первым информационным входом дешифратора , второй выход регистра 6 - с управл ющим входом блока 7 управл емых инверторов. Выход последнего соединен с вторым информационным блоком дешифратора 8, первый выход которого соединен с информационным входом регистра 9 сдвига.Выход генератора 11 соединен с входом делител  12 частоты .

Устройство работает следующим образом .

Подготовительный режим.

Матрица направл ющих косинусов

KI KS Kg 4 5 6

К-, К  Kq

f О

5

0

5

0

5

0

5

характеризующих моделируемую фазу изображени , передаетс  из управл ющей ЭВМ в блок 1 пам ти на вход задани  системы координат изображени , при этом элементы матрицы группируютс  в одно-, двух-и трехчленные алгебраические суммы. Суммы размещаютс  в блоке 1 пам ти по адресам 0-15, при этом на вход задани  режима устройства подаетс  сигнал, переключающий коммутатор 5 в режим передачи информации от входа задани  адреса. Этот же сигнал осуществл ет запись информации в блоке 1 пам ти. Таким образом, данные размещаютс  в блоке 1 пам ти. После этого коммутатор 5 переключаетс  в режим передачи адреса от дешифратора 8.

Режим преобразовани .

Преобразуемые по сигналу на син- хровыходе координаты X,y5Z подаютс  поразр дно начина  со знакового разр да , на вход третьего его регистра 6 и блоке 7 управл емых инверторов. Комбинаци  знаков X,y,Z фиксируетс  третьим регистром 6 по сигналу делител  12 частоты.

Третий регистр 6 представл ет собой регистр параллельного занесени  данных, три разр да которого используютс  дл  фиксации знакового бита входной информации о преобразуемьк координатах X ,y,Z. Значени  бит координат X,y,Z начина  со старших разр дов поступают на информационный вход блока 7 управл емых инверторов, yct- равл ющие входы которых подключены к соответствующим выхолим региг.трл 6.

3140

Таким образом, если знаковьп1 бит, зафиксированный регистром 6, равен нулю (положительное число), то информа- 1Щ  передаетс  через управл емый инвертор без изменени , а в противном случае - инвертируетс .

Комбинаци  последующих разр дов X,y,Z, проинвертированных в соответствии с зафиксированными знаками, и сами знаковые биты образуют адресную функцию дешифратора 8, на первом выходе которого устанавливаетс  адрес суммы направл ющих косинусов в блоке 1 пам ти, выставл емый на первом выходе дешифратора 8 и пересылаемый к блоку 1 пам ти через коммутатор 5. На втором выходе дешифратора 8 устанавливаетс  при этом функци  арифметико-логического блока 2, соответст- вующа  комбинации разр дных битов X,

y,z.

К моменту, когда на второй вход . блока 2 поступает соответствующее готовое решение из блока 1 пам ти, на управл ющий вход блока через первый 9 и второй 10 регистры задержки подаетс  с второго выхода дешифратора 8 команда на одну из трех арифметических операций: А плюс В, А минус В, Передать А без изменени .

Результат операции фиксируетс  .регистром 3 и передаетс  на первый вход блока 2 со сдвигом на один разр д в сторону старших разр дов. Сле- дует отметить, что на второй вход блока 2 информаци  подаетс  в младшую половину разр дов (16 из 32). Затем при сдвиге результата информаци  перемещаетс  в старшую половину,и после выполнени  п тактов (в данном примере п 16) готовый результат считываетс  со старшей половины во второй регистр 4. Таким образом, на выходе второго регистра 4 все врем  поддер- живаетс  значение преобразованной координаты .

Описанный цикл позвол ет вычислить по исходной информации X,y,Z одну пре образованную координату X илиУ или. При каждой координаты экрана (X,y,Z) следует выполнить собствен ньй цикл, обраща сь к отдельной матрице готовых решений.

Таким образом, объем блока 1 пам ти определ етс  выражением

l6N-m

п,1

где 16 - количество готовых варианто

решений (0-15);

N - количество каналов преобразованной визуальной информа 1ЩИ (или ИИО11 пространственной ) ;

га - количество р| езультируюшз1х координат (X,y,Z), обычно гу1  систем синтеза изображени  необходимы координаты X и У и дополнительно в некоторых системах требуетс  координата Z; п - разр дность преобразуемых

координат.

Дл  четырехканальной системы синтеза визуальной обстановки, например требуетс  обьем блока пам ти: 16-4 ЗЧб 192 X 16 разр дных слова. Пр п 16 и частоте генератора 10 мГц цикл расчета одной координаты составл ет 1,6 МКС.

За врем  преобразовани  изображени  синтезирующей системе (40 мс) предлагаемое устройство преобразует 2400 координат или 800 координатных троек (X,y,Z), что в 8 раз превышает - производительность известного устройства .

Claims (1)

1. Формула изобретени 

   Устройство дл  преобразовани  координат , содержащее три- регистра, регистр сдвига, коммутатор, блок пам ти , дешифратор, генератор импульсов , выход которого соединен с входом делител  частоты, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет программируемого преобразовани  трехмерных однородных пр моугольных координат в двухмерную неоднородную пр моугольную систему и повышени  производительности, в него введены блок управл емых инверторов и арифметико-логический блок, информационные входы блока пам ти  вл ютс  входами задани  системы координат изображени  устройства, выходы блока пам ти соединены с входами первого операнда арифметико-логического блока, выходы которого соединены с информационными входами первого регистра, выходы которого соединены с информационными входами второго регистра и с входами второго операнда арифметико-логического блока, вход управле|ни  которого соединен с выкодом ре- бистра сдвига, информационный вход JKOTOporo соединен с первым выходом дешифратора, второй выход которого |соединен с первым информационным входом коммутатора, второй информацион- ньй вход которого  вл етс  входом задани  адреса системы координат устройства , управл ющий вход коммутатора и вход записи считывани  блока пам ти соединены с входом задани  режима записи преобразовани  координат устройства, информационные входы третьего регистра и,блока управл емых инверторов соединены с входом координат устройства, первый выход третьего регистра соединен с первым информационным входом дешифратора, второй информационный вход которого соединен с выходом блока управл емых инверторов , управл ющий вход которого соединен с вторым выходом третьего регистра, вход разрешени  записи которого соединен с выходом делител  частоты, входом разрешени  записи второго регистра и входом сброса первого регистра, вход записи которого соединен с входом сдвига регистра сдвига и выходом генератора импульсов , выходы второго регистра  вл ютс  выходом преобразованных координат устройства, выход коммутатора соединен с адресным входом блока пам ти .