JPH0668041A - コンピュータ・システム - Google Patents
コンピュータ・システムInfo
- Publication number
- JPH0668041A JPH0668041A JP5129206A JP12920693A JPH0668041A JP H0668041 A JPH0668041 A JP H0668041A JP 5129206 A JP5129206 A JP 5129206A JP 12920693 A JP12920693 A JP 12920693A JP H0668041 A JPH0668041 A JP H0668041A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data information
- processor
- processor unit
- connection bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 多重プロセッサ・コンピュータ・システムの
データ情報の転送を簡素化すること。 【構成】 少なくとも２個のプロセッサ・ユニット（１
０、２０）と、各プロセッサ・ユニットに接続するゲー
ト回路（１２、２２）と、ゲート回路（１２、２２）と
接続するスイッチ・ユニット（３０）と、ゲート回路
（１２、２２）と接続する接続バス（３４）から成り、
スイッチ・ユニット（３０）の経路はデータ情報を転送
し、ゲート回路（１２、２２）と該接続バス（３４）の
経路は制御情報とデータ情報を転送する構成。したがっ
て、１プロセッサ・ユニットから他の全てのプロセッサ
・ユニットにデータ情報を送るには、スイッチ・ユニッ
トを介さず接続バスによって行われる。
データ情報の転送を簡素化すること。 【構成】 少なくとも２個のプロセッサ・ユニット（１
０、２０）と、各プロセッサ・ユニットに接続するゲー
ト回路（１２、２２）と、ゲート回路（１２、２２）と
接続するスイッチ・ユニット（３０）と、ゲート回路
（１２、２２）と接続する接続バス（３４）から成り、
スイッチ・ユニット（３０）の経路はデータ情報を転送
し、ゲート回路（１２、２２）と該接続バス（３４）の
経路は制御情報とデータ情報を転送する構成。したがっ
て、１プロセッサ・ユニットから他の全てのプロセッサ
・ユニットにデータ情報を送るには、スイッチ・ユニッ
トを介さず接続バスによって行われる。
Description
【０００１】
【産業上の利用分野】本発明は２個以上のプロセッサを
有するコンピュータ・システムに関する。さらに、本発
明は多重プロセッサ・コンピュータ・システムあるいは
並列式コンピュータ・システムとして知られているタイ
プのコンピュータ・システムに関する。
有するコンピュータ・システムに関する。さらに、本発
明は多重プロセッサ・コンピュータ・システムあるいは
並列式コンピュータ・システムとして知られているタイ
プのコンピュータ・システムに関する。
【０００２】
【従来の技術】コンピュータ・システムの各プロセッサ
・ユニットはゲート回路に接続されており、またゲート
回路は部分的にスイッチ・ユニットと接続バスに接続さ
れている。ゲート回路は情報を転送する公知の回路から
なり、スイッチ・ユニットは従来のネットワーク・スイ
ッチまたはマトリックス・スイッチの形をとる。接続バ
スは従来の方法による多くの並列回線を有する。
・ユニットはゲート回路に接続されており、またゲート
回路は部分的にスイッチ・ユニットと接続バスに接続さ
れている。ゲート回路は情報を転送する公知の回路から
なり、スイッチ・ユニットは従来のネットワーク・スイ
ッチまたはマトリックス・スイッチの形をとる。接続バ
スは従来の方法による多くの並列回線を有する。
【０００３】データ情報を第１プロセッサ・ユニットか
ら第２プロセッサ・ユニットへ転送する際には、第１プ
ロセッサ・ユニットと第２プロセッサ・ユニット間の接
続を成立させ、それを通じて第１プロセッサ・ユニット
は制御情報を送ることが初めに必要とされる。このた
め、制御情報は接続バスを経て制御ユニットに到り、制
御ユニットはスイッチ・ユニットの必要とされる接続を
成立させる。そして、接続バスに影響を与えることなく
転送するデータ情報が第１プロセッサ・ユニットからス
イッチ・ユニットを経て第２プロセッサ・ユニットに送
られる。
ら第２プロセッサ・ユニットへ転送する際には、第１プ
ロセッサ・ユニットと第２プロセッサ・ユニット間の接
続を成立させ、それを通じて第１プロセッサ・ユニット
は制御情報を送ることが初めに必要とされる。このた
め、制御情報は接続バスを経て制御ユニットに到り、制
御ユニットはスイッチ・ユニットの必要とされる接続を
成立させる。そして、接続バスに影響を与えることなく
転送するデータ情報が第１プロセッサ・ユニットからス
イッチ・ユニットを経て第２プロセッサ・ユニットに送
られる。
【０００４】このタイプのコンピュータ・システムの場
合、第１プロセッサ・ユニットから第２プロセッサ・ユ
ニットへのデータ情報の転送ばかりではなく、第１プロ
セッサ・ユニットから他の全てのプロセッサ・ユニット
へデータ情報を同時に転送可能とする必要性がしばしば
生じる。このため、スイッチ・ユニットは第１プロセッ
サ・ユニットを他の全てのプロセッサ・ユニットと接続
可能としなくてはならず、プログラムと同様に回路構成
に莫大な費用を必要とする。
合、第１プロセッサ・ユニットから第２プロセッサ・ユ
ニットへのデータ情報の転送ばかりではなく、第１プロ
セッサ・ユニットから他の全てのプロセッサ・ユニット
へデータ情報を同時に転送可能とする必要性がしばしば
生じる。このため、スイッチ・ユニットは第１プロセッ
サ・ユニットを他の全てのプロセッサ・ユニットと接続
可能としなくてはならず、プログラムと同様に回路構成
に莫大な費用を必要とする。
【０００５】
【発明が解決しようとする課題】本発明の目的は、デー
タ情報の転送を簡素化することである。
タ情報の転送を簡素化することである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明による多重プロセッサ・コンピュータ・シス
テムは制御情報ばかりではなくデータ情報も接続バスを
経て転送させる構成を有する。これによりスイッチ・ユ
ニットは第１プロセッサ・ユニットを他の全てのプロセ
ッサ・ユニットに接続する必要がなく、回路構成やプロ
グラムに伴う出費は回避できる。それに代わり、転送す
るデータ情報は送信プロセッサ・ユニットによって接続
バスに送信され、そして他の全てのプロセッサ・ユニッ
トはデータ情報を受信可能となる。
に、本発明による多重プロセッサ・コンピュータ・シス
テムは制御情報ばかりではなくデータ情報も接続バスを
経て転送させる構成を有する。これによりスイッチ・ユ
ニットは第１プロセッサ・ユニットを他の全てのプロセ
ッサ・ユニットに接続する必要がなく、回路構成やプロ
グラムに伴う出費は回避できる。それに代わり、転送す
るデータ情報は送信プロセッサ・ユニットによって接続
バスに送信され、そして他の全てのプロセッサ・ユニッ
トはデータ情報を受信可能となる。
【０００７】上記本発明による接続バスを介したデータ
情報の送信は、同時にデータ情報転送用に設けたスイッ
チ・ユニットの迂回を意味する。このスイッチ・ユニッ
トの迂回はテスト、欠陥の発見等に使用することができ
る。例えば、スイッチ・ユニットの欠陥はこの迂回によ
って簡単に検知することができる。
情報の送信は、同時にデータ情報転送用に設けたスイッ
チ・ユニットの迂回を意味する。このスイッチ・ユニッ
トの迂回はテスト、欠陥の発見等に使用することができ
る。例えば、スイッチ・ユニットの欠陥はこの迂回によ
って簡単に検知することができる。
【０００８】
【実施例】添付図面を参照して本発明の望ましい実施例
を説明する。図１は本発明によるコンピュータ・システ
ムに回路図であり、この図では便宜上２個のプロセッサ
・ユニットを示してある。同図において、第１プロセッ
サ・ユニット（ＰＵ１）１０と第２プロセッサ・ユニッ
ト（ＰＵｎ）２０を示したが、多重プロセッサ・コンピ
ュータ・システムは複数のプロセッサ・ユニットを有す
る例が一般的であり、２個に限定されない。
を説明する。図１は本発明によるコンピュータ・システ
ムに回路図であり、この図では便宜上２個のプロセッサ
・ユニットを示してある。同図において、第１プロセッ
サ・ユニット（ＰＵ１）１０と第２プロセッサ・ユニッ
ト（ＰＵｎ）２０を示したが、多重プロセッサ・コンピ
ュータ・システムは複数のプロセッサ・ユニットを有す
る例が一般的であり、２個に限定されない。
【０００９】第１プロセッサ・ユニット１０はゲート回
路（ＰＯＲＴ１）１２に回線１１を介して接続させる。
同様に、第２プロセッサ・ユニット２０はゲート回路
（ＰＯＲＴｎ）２２に回線２１を介して接続させる。他
のプロセッサ・ユニットについても対応のゲート回路に
同様に接続させる。
路（ＰＯＲＴ１）１２に回線１１を介して接続させる。
同様に、第２プロセッサ・ユニット２０はゲート回路
（ＰＯＲＴｎ）２２に回線２１を介して接続させる。他
のプロセッサ・ユニットについても対応のゲート回路に
同様に接続させる。
【００１０】ゲート回路１２は他の接続回線１３、１４
を介して接続バス（ＢＵＳ）３４およびスイッチ・ユニ
ット（ＳＷＩＴＣＨ）３０に接続させる。同様に、ゲー
ト回路２２は他の接続回線２３、２４を介して接続バス
（ＢＵＳ）３４およびスイッチ・ユニット（ＳＷＩＴＣ
Ｈ）３０に接続させる。他のゲート回路も同様に接続す
る。
を介して接続バス（ＢＵＳ）３４およびスイッチ・ユニ
ット（ＳＷＩＴＣＨ）３０に接続させる。同様に、ゲー
ト回路２２は他の接続回線２３、２４を介して接続バス
（ＢＵＳ）３４およびスイッチ・ユニット（ＳＷＩＴＣ
Ｈ）３０に接続させる。他のゲート回路も同様に接続す
る。
【００１１】制御ユニット（ＣＯＮＴＲＯＬ）３２は接
続回線３１を介してスイッチ・ユニット３０、また接続
回線３３を介して接続バス３４に接続させる。全てのゲ
ート回路１２、２２、スイッチ・ユニット３０、制御ユ
ニット３２、接続バス３４、各接続回線１１、２１、１
４、２４、１３、２３、３１、３３は全体でインターフ
ェイス回路を形成する。これは図１では破線で囲まれた
部分で、ある発信プロセッサ・ユニットから受信プロセ
ッサ・ユニットへ情報を転送する役割を担う。
続回線３１を介してスイッチ・ユニット３０、また接続
回線３３を介して接続バス３４に接続させる。全てのゲ
ート回路１２、２２、スイッチ・ユニット３０、制御ユ
ニット３２、接続バス３４、各接続回線１１、２１、１
４、２４、１３、２３、３１、３３は全体でインターフ
ェイス回路を形成する。これは図１では破線で囲まれた
部分で、ある発信プロセッサ・ユニットから受信プロセ
ッサ・ユニットへ情報を転送する役割を担う。
【００１２】この第１プロセッサ・ユニット１０から第
２プロセッサ・ユニット２０への情報の転送は次のよう
に行われる。
２プロセッサ・ユニット２０への情報の転送は次のよう
に行われる。
【００１３】第１プロセッサ・ユニット１０はゲート回
路１２へ制御情報を送る。これにより、第１プロセッサ
・ユニット１０は第２プロセッサ・ユニット２０にログ
をおこなう。ゲート回路１２は受信信号を制御情報とし
て認識し、この制御情報を接続バス３４が他によって使
用されてなければバス３４に通す。その制御情報は接続
バス３４から制御ユニット３２へ通過し、そしてゲート
回路２２を経て第２プロセッサ・ユニットへ到る。この
第２プロセッサ・ユニット２０が使用されなければ、第
２プロセッサ・ユニット用のゲート回路２２は接続バス
３４を介して別の制御情報の形で前もってゲート回路１
２に返事を返しており、これによってデータ情報を受信
する準備を通知する。この別の制御情報も接続バス３４
を介して制御ユニット３２に到る。この時点までに、制
御ユニット３２は第１プロセッサ・ユニット１０がデー
タ情報を第２プロセッサ・ユニット２０に送る希望があ
るという第１プロセッサ・ユニット１０のメッセージ
と、第２プロセッサ・ユニット２０がデータ情報の受信
準備ができているという第２プロセッサ・ユニット２０
の返事を受け取っている。次に制御ユニット３２はスイ
ッチ・ユニット３０を制御し、接続回線１４、スイッチ
・ユニット３０を介して、ゲート回路１２とゲート回路
２２への接続回線２４とが接続するようにする。この接
続がスイッチ・ユニット３０内で成立するとすぐに、い
わゆるレベル・プロトコルにより第１プロセッサ・ユニ
ット１０によって認識される。そして、第１プロセッサ
・ユニット１０は転送すべきデータ情報を送り始める。
路１２へ制御情報を送る。これにより、第１プロセッサ
・ユニット１０は第２プロセッサ・ユニット２０にログ
をおこなう。ゲート回路１２は受信信号を制御情報とし
て認識し、この制御情報を接続バス３４が他によって使
用されてなければバス３４に通す。その制御情報は接続
バス３４から制御ユニット３２へ通過し、そしてゲート
回路２２を経て第２プロセッサ・ユニットへ到る。この
第２プロセッサ・ユニット２０が使用されなければ、第
２プロセッサ・ユニット用のゲート回路２２は接続バス
３４を介して別の制御情報の形で前もってゲート回路１
２に返事を返しており、これによってデータ情報を受信
する準備を通知する。この別の制御情報も接続バス３４
を介して制御ユニット３２に到る。この時点までに、制
御ユニット３２は第１プロセッサ・ユニット１０がデー
タ情報を第２プロセッサ・ユニット２０に送る希望があ
るという第１プロセッサ・ユニット１０のメッセージ
と、第２プロセッサ・ユニット２０がデータ情報の受信
準備ができているという第２プロセッサ・ユニット２０
の返事を受け取っている。次に制御ユニット３２はスイ
ッチ・ユニット３０を制御し、接続回線１４、スイッチ
・ユニット３０を介して、ゲート回路１２とゲート回路
２２への接続回線２４とが接続するようにする。この接
続がスイッチ・ユニット３０内で成立するとすぐに、い
わゆるレベル・プロトコルにより第１プロセッサ・ユニ
ット１０によって認識される。そして、第１プロセッサ
・ユニット１０は転送すべきデータ情報を送り始める。
【００１４】このデータ情報は第１プロセッサ・ユニッ
トから接続回線１１、ゲート回路１２、接続回線１４、
スイッチ・ユニット３０、接続回線２４、ゲート回路２
２、接続回線２１を経て第２プロセッサ・ユニット２０
へ到る。全てのデータ情報が転送されるとすぐに第２プ
ロセッサ・ユニット２０は制御情報の形でこれをゲート
回路２２に報告する。ゲート回路２２は接続バス３４を
介して制御ユニット３２に転送の完了を報告し、それに
よって制御ユニット３２はスイッチ・ユニット３０を作
動させ第１プロセッサ・ユニット１０と第２プロセッサ
・ユニット２０の接続を切る。
トから接続回線１１、ゲート回路１２、接続回線１４、
スイッチ・ユニット３０、接続回線２４、ゲート回路２
２、接続回線２１を経て第２プロセッサ・ユニット２０
へ到る。全てのデータ情報が転送されるとすぐに第２プ
ロセッサ・ユニット２０は制御情報の形でこれをゲート
回路２２に報告する。ゲート回路２２は接続バス３４を
介して制御ユニット３２に転送の完了を報告し、それに
よって制御ユニット３２はスイッチ・ユニット３０を作
動させ第１プロセッサ・ユニット１０と第２プロセッサ
・ユニット２０の接続を切る。
【００１５】上記データ情報の転送は２個のプロセッサ
・ユニット間でのみ行われるもので、この場合の転送デ
ータ情報は接続バス３４ではなく、スイッチ・ユニット
３０を介して行われる。
・ユニット間でのみ行われるもので、この場合の転送デ
ータ情報は接続バス３４ではなく、スイッチ・ユニット
３０を介して行われる。
【００１６】データ情報の転送を第１プロセッサ・ユニ
ット１０から他のすべてのプロセッサ・ユニットにおこ
なう必要があるなら、以下の操作によって実施される。
ット１０から他のすべてのプロセッサ・ユニットにおこ
なう必要があるなら、以下の操作によって実施される。
【００１７】第１プロセッサ・ユニット１０はゲート回
路１２に制御情報を送り、他の全てのプロセッサ・ユニ
ットにデータ情報を転送希望という情報を伝える。分か
り易くするために、このタイプの転送は以下、同報転送
と称する。ゲート回路１２はその制御情報を接続バス３
４に送り、制御ユニット３２と同様に他の全てのゲート
回路がこの制御情報を読み出せるようにする。制御ユニ
ット３２と同様に他の全てのゲート回路はこの制御情報
から、同報転送であることを知る。すなわち、制御ユニ
ット３２のどの方法もスイッチ・ユニット３０に関する
制御を開始しない。他のゲート回路は各々のプロセッサ
・ユニットの状態をテストし、各々のプロセッサ・ユニ
ットがデータ情報の受信準備ができるとすぐに接続バス
３４に追加制御情報の形で返事を伝送する。ゲート回路
１２は、他のゲート回路の返事に関して接続バス３４を
モニタする。全てのゲート回路から各プロセッサ・ユニ
ットがデータ情報受信準備完了という返事を受け取ると
すぐに、ゲート回路１２はプロセッサ・ユニット１０に
通知する。プロセッサ・ユニット１０は転送すべきデー
タ情報を送る。接続バス３４に存在する制御情報の助け
によって同報転送を認識するゲート回路１２、２２の能
力により、各ゲート回路１２、２２を介してデータの流
れを別ルートに変えることが可能となる。これは各ゲー
ト回路１２、２２からスイッチ・ユニット３０を通過せ
ずに接続バス３４へのデータの流れで行われる。つま
り、この実施例では、転送するデータ情報が第１プロセ
ッサ・ユニット１０からゲート回路１２を経て接続バス
３４に流れ、このバスから他の全てのプロセッサ・ユニ
ットが他のゲート回路を経てデータ情報を受けることが
可能となる。データ情報の転送が完了した際には、第１
プロセッサ・ユニット１０は完了信号をゲート回路１２
に出し、その結果ゲート回路１２は接続バス３４に適切
な制御情報を送り、これにより他のゲート回路は同報転
送が完了したことを認識することが可能となる。
路１２に制御情報を送り、他の全てのプロセッサ・ユニ
ットにデータ情報を転送希望という情報を伝える。分か
り易くするために、このタイプの転送は以下、同報転送
と称する。ゲート回路１２はその制御情報を接続バス３
４に送り、制御ユニット３２と同様に他の全てのゲート
回路がこの制御情報を読み出せるようにする。制御ユニ
ット３２と同様に他の全てのゲート回路はこの制御情報
から、同報転送であることを知る。すなわち、制御ユニ
ット３２のどの方法もスイッチ・ユニット３０に関する
制御を開始しない。他のゲート回路は各々のプロセッサ
・ユニットの状態をテストし、各々のプロセッサ・ユニ
ットがデータ情報の受信準備ができるとすぐに接続バス
３４に追加制御情報の形で返事を伝送する。ゲート回路
１２は、他のゲート回路の返事に関して接続バス３４を
モニタする。全てのゲート回路から各プロセッサ・ユニ
ットがデータ情報受信準備完了という返事を受け取ると
すぐに、ゲート回路１２はプロセッサ・ユニット１０に
通知する。プロセッサ・ユニット１０は転送すべきデー
タ情報を送る。接続バス３４に存在する制御情報の助け
によって同報転送を認識するゲート回路１２、２２の能
力により、各ゲート回路１２、２２を介してデータの流
れを別ルートに変えることが可能となる。これは各ゲー
ト回路１２、２２からスイッチ・ユニット３０を通過せ
ずに接続バス３４へのデータの流れで行われる。つま
り、この実施例では、転送するデータ情報が第１プロセ
ッサ・ユニット１０からゲート回路１２を経て接続バス
３４に流れ、このバスから他の全てのプロセッサ・ユニ
ットが他のゲート回路を経てデータ情報を受けることが
可能となる。データ情報の転送が完了した際には、第１
プロセッサ・ユニット１０は完了信号をゲート回路１２
に出し、その結果ゲート回路１２は接続バス３４に適切
な制御情報を送り、これにより他のゲート回路は同報転
送が完了したことを認識することが可能となる。
【００１８】上記したように、データ情報の転送は発送
プロセッサ・ユニットから他の全ての接続プロセッサ・
ユニットへ行われる。このデータ情報の転送はスイッチ
・ユニット３０を介さず、接続バス３４を介して行われ
る。このタイプの同報転送では、データ情報と同様に制
御情報を接続バス３４を介して転送が行われる。
プロセッサ・ユニットから他の全ての接続プロセッサ・
ユニットへ行われる。このデータ情報の転送はスイッチ
・ユニット３０を介さず、接続バス３４を介して行われ
る。このタイプの同報転送では、データ情報と同様に制
御情報を接続バス３４を介して転送が行われる。
【００１９】上記の接続バス３４を介したデータ情報の
転送を他の目的に使うことも可能である。つまり、この
接続バス３４を介したデータ情報の転送は、最終的にス
イッチ・ユニット３０の迂回を意味する。それゆえ、欠
陥を発見する目的と同様に、テストの目的でもこの方法
でスイッチ・ユニット３０を迂回させ、スイッチ・ユニ
ット３０のテストを行うことが可能である。スイッチ・
ユニット３０の機能に支障があり、それを究明したいな
らばスイッチ・ユニット３０を経て転送したデータ情報
と、それを迂回して接続バス３４で転送したデータ情報
を比較することによって判断することができる。もちろ
ん、その場合は同報転送は必要がなく、単に２個のプロ
セッサ・ユニット間でデータ情報の転送を行うことで充
分である。
転送を他の目的に使うことも可能である。つまり、この
接続バス３４を介したデータ情報の転送は、最終的にス
イッチ・ユニット３０の迂回を意味する。それゆえ、欠
陥を発見する目的と同様に、テストの目的でもこの方法
でスイッチ・ユニット３０を迂回させ、スイッチ・ユニ
ット３０のテストを行うことが可能である。スイッチ・
ユニット３０の機能に支障があり、それを究明したいな
らばスイッチ・ユニット３０を経て転送したデータ情報
と、それを迂回して接続バス３４で転送したデータ情報
を比較することによって判断することができる。もちろ
ん、その場合は同報転送は必要がなく、単に２個のプロ
セッサ・ユニット間でデータ情報の転送を行うことで充
分である。
【００２０】
【発明の効果】本発明の構成によれば、スイッチ・ユニ
ットは第１プロセッサ・ユニットを他の全てのプロセッ
サ・ユニットに接続する必要がなく、回路構成やプログ
ラムに伴う出費は回避できる。代わりに、転送するデー
タ情報は送信プロセッサ・ユニットによって接続バスに
送信され、それにより他の全てのプロセッサ・ユニット
はデータ情報を受信可能となる。
ットは第１プロセッサ・ユニットを他の全てのプロセッ
サ・ユニットに接続する必要がなく、回路構成やプログ
ラムに伴う出費は回避できる。代わりに、転送するデー
タ情報は送信プロセッサ・ユニットによって接続バスに
送信され、それにより他の全てのプロセッサ・ユニット
はデータ情報を受信可能となる。
【図１】本発明のコンピュータ・システムの一実施例で
ある２個のプロセッサ・ユニットを有する接続関連を示
すブロック図である。
ある２個のプロセッサ・ユニットを有する接続関連を示
すブロック図である。
１０ 第１プロセッサ・ユニット １１ 接続回線 １２ ゲート回路 １３ 接続回線 １４ 接続回線 ２０ 第２プロセッサ・ユニット ２１ 接続回線 ２２ ゲート回路 ２３ 接続回線 ２４ 接続回線 ３０ スイッチ・ユニット ３１ 接続回線 ３３ 接続回線 ３４ 接続バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゴットフライド・ゴールドリアン ドイツ国7030 ボエブリンゲン、グタチェ ルウェグ 18 (72)発明者 ウルフガング・クンフ ドイツ国7038 ホルゲルリンゲン、ルヘス タインウェグ 36
Claims (6)
- 【請求項１】少なくとも２個のプロセッサ・ユニット
（１０、２０）と、各プロセッサ・ユニットに接続する
ゲート回路（１２、２２）と、該ゲート回路（１２、２
２）と接続するスイッチ・ユニット（３０）と、該ゲー
ト回路（１２、２２）と接続する接続バス（３４）から
成り、該スイッチ・ユニット（３０）の経路はデータ情
報を転送し、該ゲート回路（１２、２２）と該接続バス
（３４）の経路は制御情報とデータ情報を転送すること
を特徴とするコンピュータ・システム。 - 【請求項２】前記スイッチ・ユニット（３０）と前記接
続バス（３４）間を接続し、制御情報を転送する制御ユ
ニット（３２）をさらに有することを特徴とする請求項
１記載のコンピュータ・システム。 - 【請求項３】前記接続バス（３４）は１プロセッサ・ユ
ニットから他の全てのプロセッサ・ユニットにデータ情
報を転送するために使用されることを特徴とする請求項
１または２記載のコンピュータ・システム。 - 【請求項４】前記接続バス（３４）はテスト、欠陥の発
見等の目的でデータ情報を転送するために使用されるこ
とを特徴とする請求項１乃至３のいずれかに記載のコン
ピュータ・システム。 - 【請求項５】少なくとも２個のプロセッサ・ユニット
（１０、２０）と、各プロセッサ・ユニットに接続する
ゲート回路（１２、２２）と、該ゲート回路（１２、２
２）と接続するデータ情報転送用のスイッチ・ユニット
（３０）と、該ゲート回路（１２、２２）と接続する制
御情報転送用の接続バス（３４）から成るコンピュータ
・システムにおいて、データ情報も該接続バス（３４）
を介して転送することを特徴とするプロセッサ・ユニッ
ト間の制御情報およびデータ情報を転送する方法。 - 【請求項６】データ情報は前記接続バス（３４）を介し
て１プロセッサ・ユニットから他の全てのプロセッサ・
ユニットに転送することを特徴とする請求項５記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD4223600.2 | 1992-07-17 | ||
| DE4223600A DE4223600C2 (de) | 1992-07-17 | 1992-07-17 | Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668041A true JPH0668041A (ja) | 1994-03-11 |
Family
ID=6463482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5129206A Pending JPH0668041A (ja) | 1992-07-17 | 1993-05-31 | コンピュータ・システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5467452A (ja) |
| EP (1) | EP0579934A1 (ja) |
| JP (1) | JPH0668041A (ja) |
| DE (1) | DE4223600C2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334450A (ja) * | 1994-06-10 | 1995-12-22 | Mitsubishi Denki Semiconductor Software Kk | インタフェイス装置 |
| US5555543A (en) * | 1995-01-03 | 1996-09-10 | International Business Machines Corporation | Crossbar switch apparatus and protocol |
| US5630174A (en) * | 1995-02-03 | 1997-05-13 | Cirrus Logic, Inc. | Adapter for detecting whether a peripheral is standard or multimedia type format and selectively switching the peripheral to couple or bypass the system bus |
| US5878277A (en) * | 1995-05-23 | 1999-03-02 | Hitachi Denshi Kabushiki Kaisha | Communication system having at least two types of communication channels |
| US6668317B1 (en) | 1999-08-31 | 2003-12-23 | Intel Corporation | Microengine for parallel processor architecture |
| US6427196B1 (en) | 1999-08-31 | 2002-07-30 | Intel Corporation | SRAM controller for parallel processor architecture including address and command queue and arbiter |
| US6983350B1 (en) | 1999-08-31 | 2006-01-03 | Intel Corporation | SDRAM controller for parallel processor architecture |
| WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| US7191309B1 (en) | 1999-09-01 | 2007-03-13 | Intel Corporation | Double shift instruction for micro engine used in multithreaded parallel processor architecture |
| EP1236088B9 (en) | 1999-09-01 | 2008-10-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| US6532509B1 (en) | 1999-12-22 | 2003-03-11 | Intel Corporation | Arbitrating command requests in a parallel multi-threaded processing system |
| US6694380B1 (en) | 1999-12-27 | 2004-02-17 | Intel Corporation | Mapping requests from a processing unit that uses memory-mapped input-output space |
| US6307789B1 (en) | 1999-12-28 | 2001-10-23 | Intel Corporation | Scratchpad memory |
| US7620702B1 (en) | 1999-12-28 | 2009-11-17 | Intel Corporation | Providing real-time control data for a network processor |
| US6625654B1 (en) | 1999-12-28 | 2003-09-23 | Intel Corporation | Thread signaling in multi-threaded network processor |
| US6631430B1 (en) | 1999-12-28 | 2003-10-07 | Intel Corporation | Optimizations to receive packet status from fifo bus |
| US6661794B1 (en) | 1999-12-29 | 2003-12-09 | Intel Corporation | Method and apparatus for gigabit packet assignment for multithreaded packet processing |
| US6976095B1 (en) | 1999-12-30 | 2005-12-13 | Intel Corporation | Port blocking technique for maintaining receive packet ordering for a multiple ethernet port switch |
| US6584522B1 (en) * | 1999-12-30 | 2003-06-24 | Intel Corporation | Communication between processors |
| US7480706B1 (en) | 1999-12-30 | 2009-01-20 | Intel Corporation | Multi-threaded round-robin receive for fast network port |
| US6952824B1 (en) | 1999-12-30 | 2005-10-04 | Intel Corporation | Multi-threaded sequenced receive for fast network port stream of packets |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| US20020053017A1 (en) * | 2000-09-01 | 2002-05-02 | Adiletta Matthew J. | Register instructions for a multithreaded processor |
| US7020871B2 (en) * | 2000-12-21 | 2006-03-28 | Intel Corporation | Breakpoint method for parallel hardware threads in multithreaded processor |
| US7487505B2 (en) | 2001-08-27 | 2009-02-03 | Intel Corporation | Multithreaded microprocessor with register allocation based on number of active threads |
| US6868476B2 (en) | 2001-08-27 | 2005-03-15 | Intel Corporation | Software controlled content addressable memory in a general purpose execution datapath |
| US7216204B2 (en) * | 2001-08-27 | 2007-05-08 | Intel Corporation | Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment |
| US7225281B2 (en) | 2001-08-27 | 2007-05-29 | Intel Corporation | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
| US7126952B2 (en) | 2001-09-28 | 2006-10-24 | Intel Corporation | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method |
| US7158964B2 (en) * | 2001-12-12 | 2007-01-02 | Intel Corporation | Queue management |
| US7107413B2 (en) * | 2001-12-17 | 2006-09-12 | Intel Corporation | Write queue descriptor count instruction for high speed queuing |
| US7269179B2 (en) * | 2001-12-18 | 2007-09-11 | Intel Corporation | Control mechanisms for enqueue and dequeue operations in a pipelined network processor |
| US7895239B2 (en) * | 2002-01-04 | 2011-02-22 | Intel Corporation | Queue arrays in network devices |
| US7181573B2 (en) * | 2002-01-07 | 2007-02-20 | Intel Corporation | Queue array caching in network devices |
| US6934951B2 (en) | 2002-01-17 | 2005-08-23 | Intel Corporation | Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section |
| US7181594B2 (en) * | 2002-01-25 | 2007-02-20 | Intel Corporation | Context pipelines |
| US7610451B2 (en) | 2002-01-25 | 2009-10-27 | Intel Corporation | Data transfer mechanism using unidirectional pull bus and push bus |
| US7149226B2 (en) * | 2002-02-01 | 2006-12-12 | Intel Corporation | Processing data packets |
| US7437724B2 (en) * | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
| TW561740B (en) * | 2002-06-06 | 2003-11-11 | Via Tech Inc | Network connecting device and data packet transferring method |
| US7471688B2 (en) | 2002-06-18 | 2008-12-30 | Intel Corporation | Scheduling system for transmission of cells to ATM virtual circuits and DSL ports |
| US7337275B2 (en) | 2002-08-13 | 2008-02-26 | Intel Corporation | Free list and ring data structure management |
| US7352769B2 (en) | 2002-09-12 | 2008-04-01 | Intel Corporation | Multiple calendar schedule reservation structure and method |
| US7433307B2 (en) | 2002-11-05 | 2008-10-07 | Intel Corporation | Flow control in a network environment |
| US6941438B2 (en) * | 2003-01-10 | 2005-09-06 | Intel Corporation | Memory interleaving |
| US7443836B2 (en) | 2003-06-16 | 2008-10-28 | Intel Corporation | Processing a data packet |
| US7213099B2 (en) | 2003-12-30 | 2007-05-01 | Intel Corporation | Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261772A (ja) * | 1988-04-08 | 1989-10-18 | Cogent Res Inc | コンピュータ及びその動作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2477809B1 (fr) * | 1980-03-10 | 1987-08-21 | Jeumont Schneider | Systeme de transmission rapide de messages entre calculateurs |
| EP0192795B1 (en) * | 1985-02-28 | 1989-08-02 | International Business Machines Corporation | Communication system comprising overlayed multiple-access transmission networks |
| CN1008018B (zh) * | 1986-09-27 | 1990-05-16 | 徐肇昌 | 一种具有合作能力的同构型多计算机系统及其合作方法 |
| US5056000A (en) * | 1988-06-21 | 1991-10-08 | International Parallel Machines, Inc. | Synchronized parallel processing with shared memory |
| US4929939A (en) * | 1988-10-31 | 1990-05-29 | International Business Machines Corporation | High-speed switching system with flexible protocol capability |
| US5237566A (en) * | 1989-03-30 | 1993-08-17 | Ungermann-Bass, Inc. | Network hub for maintaining node bandwidth in a single-node network |
| US5239654A (en) * | 1989-11-17 | 1993-08-24 | Texas Instruments Incorporated | Dual mode SIMD/MIMD processor providing reuse of MIMD instruction memories as data memories when operating in SIMD mode |
| JP2770936B2 (ja) * | 1990-12-18 | 1998-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 通信ネットワークおよび通信チャンネルをつくる方法 |
| US5367643A (en) * | 1991-02-06 | 1994-11-22 | International Business Machines Corporation | Generic high bandwidth adapter having data packet memory configured in three level hierarchy for temporary storage of variable length data packets |
| US5237658A (en) * | 1991-10-01 | 1993-08-17 | Tandem Computers Incorporated | Linear and orthogonal expansion of array storage in multiprocessor computing systems |
-
1992
- 1992-07-17 DE DE4223600A patent/DE4223600C2/de not_active Expired - Fee Related
-
1993
- 1993-05-28 EP EP93108664A patent/EP0579934A1/de not_active Withdrawn
- 1993-05-31 JP JP5129206A patent/JPH0668041A/ja active Pending
- 1993-07-14 US US08/091,706 patent/US5467452A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261772A (ja) * | 1988-04-08 | 1989-10-18 | Cogent Res Inc | コンピュータ及びその動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4223600A1 (de) | 1994-01-20 |
| EP0579934A1 (de) | 1994-01-26 |
| US5467452A (en) | 1995-11-14 |
| DE4223600C2 (de) | 1994-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0668041A (ja) | コンピュータ・システム | |
| US5117225A (en) | Computer display screen monitoring system | |
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| US4736339A (en) | Circuit for simplex I/O terminal control by duplex processors | |
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| CZ280707B6 (cs) | Komunikační systém | |
| JPH09130408A (ja) | ネットワークインタフェース装置 | |
| US5513369A (en) | Star coupler device including means for connecting multiple star couplers together in a cascaded relationship | |
| JPH0793236A (ja) | バス制御装置 | |
| JPS62100854A (ja) | ホスト・端末間通信方式 | |
| EP0299523A2 (en) | Map case network virtual connection interface system | |
| KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
| KR100191678B1 (ko) | 통신망 이중화를 위한 통신망 검사방법 | |
| JP3052827B2 (ja) | 迂回路探索方法 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| JP2908144B2 (ja) | ディジタル回線終端装置 | |
| JPH06326716A (ja) | 通信バス監視装置 | |
| JPH0738655B2 (ja) | 予備系処理プロセッサによる回線処理部へのアクセス可否事前識別方法 | |
| JPS633346B2 (ja) | ||
| JPS5935242A (ja) | 切替制御方式 | |
| JPH0713885A (ja) | 動的スイッチ機能を備えた入出力シミュレータ | |
| JPS58131844A (ja) | デ−タ伝送装置 | |
| JPH0773263B2 (ja) | ローカルエリアネットワーク装置 | |
| JPS6059850A (ja) | 通話路バス切替方式 | |
| KR950016073A (ko) | 위성망에서의 메시지 통신을 위한 프로토콜의 이중화 시스팀 및 제어 방법 |