JPS638962A - バツフア管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マルチプロセッサ構成のデータ処理装置で
、特に各プロセッサ間の処理独立性を維持し、装置共通
リソースであるシステムバスの負荷を軽減させるバッフ
ァ管理方式に関するものである。

〔従来の技術〕

従来のマルチプロセッサ形データ処理装置のバッファ管
理方式として第３図に示すものがあった。

ま九そのデータ処理装置の構成図として第４図がある。

図において、１は装置共通リソースであるシステムバス
で、ｌプロセッサモジュール内は、プロセッサ２ａとメ
モリ装置３ａ及びプロセッサモジュール内にあって、該
プロセッサ２ａとメモリ装置３ａとをローカルに接続す
るローカルパス４ａとよ多構成される。また、メモリ装
置３ａ内は、メモリバッファ１６ａ　＋１６ｂ　＋１６
ｃ　５１７ａ　＋１７ｂ群よ）構成されるメモリバッフ
ァプール１５と、これらのメモリバッファを管理する空
バッファ管理プロツク５、データバッファ管理ブロック
１４とよシ構成される。

また、第４図において、１０はデータ処理装置全体を示
すもので、第３図で示した構成をとる複数のプロセッサ
モジュール１ｌａｅｌｌｂｓｌｌｃが並列にシステムバ
ス２に接続されている。

次に動作について説明する。まず、第３図に示すように
、１つのプロセッサモジュールにおいて、メモリ族［３
ａのメモリバッファ１６ａ　５１６ｂ　＊１６ｃ　ａ１
７ａ　、１７ｂは、主にプロセッサモジュールｌｌａ内
のプロセッサ２ａが実際にデータを蓄積、処理するため
に使用するメモリ領域で、多くのメモリバッファによシ
１つのメモリバッファプールが構成される。また、前記
夫々のメモリバッファは、有意なデータを持たない空メ
モリバッファ１６ａｔ１６ｂｔ１６ｃとある性質の有意
なデータを持つデータメモリバッファ１７ａ　、１７ｂ
とに分類される。そして、空バツフア管理ブロック５は
、空メモリバッファ１６ａ　ｅ１６ｂ　ｅ１６ｃを管理
する情報を持ち、データバッファ管理ブロック１４は、
データの性質ごとに設定され特定の性質を持つ有意なデ
ータメモリバッファ１７ａ　、１７ｂを管理する情報を
持つ。このように、１つのメモリ装置３ａ内のメモリバ
ッファ１６ａ・１６ｂ　＝１６ｃ　、１７ａ−１７ｂは
、同一メモリ装置３ａ内のバッファ管理ブロック５．１
４によシ管理される０さらに、第４図において、プロセ
ッサ２ａがデータを生成し、次にプロセッサ２ｂが該デ
ータを処理する場合の動作について説明する。まず、プ
ロセッサ２＆は、データを生成するメモリバッファを獲
得するために空バツフア管理ブロック５にローカルバス
４ａ経由でアクセスシ、メモリハソファプール１５内に
メモリバッファ１２を獲得する。プロセッサ２ａはメモ
リバッファ１２に対してローカルパス４ａを経由してア
クセスし、データを生成する。このよりにしてプロセッ
サ２ａがデータの生成を終了すると生成したデータのメ
モリバッファ１２に対して、プロセッサ２ｂによる処理
を行うため、プロセッサ２ｂの処理を待つデータバッフ
ァ管理ブロック１４にローカルバス４ａを経由して登録
を行う。そこでプロセッサ２ｂは前記プロセラ？２ｍの
動作とは独立に作動し、処理を要求しているデータの有
無を検出するために、定常的にデータバッファ管理ブロ
ック１４をシステムバス１経由で監視している。ここで
プロセッサ２６が、処理を待つデータを検出した場合に
は、システムバス１経由でデータバッファ管理ブロック
１４にアクセスを行いデータのメモリバッファ１２を獲
得し、該データに対して処理を行う。

〔発明が解決しようとする問題点〕

従来のバッファ管理方式は以上のように構成されている
ので、プロセッサ２ａが生成したデータのメモリバッフ
ァ１２は、同一プロセッサモジュールｌｌａ内にあるデ
ータバッファ管理ブロック１４に登録されるために、該
メモリバッファ１２のデータを異なる他のプロセッサモ
ジュールｌｌｂ内にあるプロセッサ２６が処理する場合
、処理すべきデータを含むメモリバッファが、データバ
ッファ管理ブロック１４に登録されているか否かをシス
テムバス１経由で、定常的に監視しなければならず、デ
ータ処理装置の共通リソースでちゃ、かつ装置全体の性
能を左右するシステムバス１に定常的負荷を与えておか
ねばならず、システムバスが負荷過賞になってシステム
全体の効率が低下するという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、マルチプロセッサ構成装置の装置共通リソ
ースであるシステムバスに定常的負荷を与えることを止
め、各プロセッサ間での処理データの伝達、処理データ
有無の検出ができるようなバッファ管理方式を得ること
を目的とする。

〔問題点を解決するための手段〕

この発明に係るバッファ管理方式は、マルチプロセッサ
形データ処理装置で、実際にデータを蓄積するメモリバ
ッファを含むメモリ装置と、前記メモリバッファを管理
するバッファ管理ブロックとを含むメモリ装置を各々の
プロセッサのメモリバッファ、バッファ管理ブロックへ
のアクセス頻度に地じて分離するようにしたものである
。

〔作　用〕

この発明におけるバッファ管理方式は、マルチプロセッ
サ形データ処理装置の各プロセッサ間の処理の独立性は
保ち、かつデータの伝達を行う場合には各々のプロセッ
サのデータメモリバッファ、バッファ管理ブロックへの
アクセス頻度に応じて、高頻度のものは、該プロセッサ
モジュール内のメモリ装置にデータバッファ管理ブロッ
クを設置することによシ、高頻度のアクセスはローカル
パス経由でデータの転送を行ない、装置共通リソースで
あるシステムバスの負荷を軽減する。

〔実施例〕

以下、この発明の一実施例を図について説明する。図中
、第３図と同一のものは同一の符号をもって図示した第
１図において、メモリ装置３ａ内は、メモリバッファ７
ａ　ｅ７ｂ　ｅ７６　ｓ８ａ　＊８ｂ群より構成される
メそリバツファプール６と該メモリバッファプール６内
の空メモリバッファである該メモリバッフ７７ａ　ｅ７
ｂ　ａ７ｃを管理する空バツフア管理ブロック５とよシ
構成される。またメモリ装置３ｂ内には、前記メモリバ
ッファブール６内のメモリバッファ８ａ、８ｂを管理す
るデータバッファ管理ブロック９が設けられている。

次に第２図において、１０はデータ処理装置全体であＦ
）　、ｌｌａ　、１１ｂは第１図で示し九プロセッサモ
ジュールであ、り、１１ｃは他のプロセッサモジュール
である。

次に動作について説明する。まず、第１図に示すように
、あるプロセッサモジュールにおいて、メモリ装置３ａ
のメモリバッファ７ａ、７ｂ、７Ｃは、有意なデータを
持たない空メモリバッファであシ、主に同一プロセッサ
モジュール内にあるプロセッサ２ａによシアクセスされ
るため、同一メモリ装置３ａ内におる空バツフア管理ブ
ロック５によシ管理される。また、メモリバッファ８ａ
、８ｂは、同一プロセッサモジュール内にあるプロセッ
サ２ａによる処理は終了し、次に他プロセツサモジュー
ル内にあるプロセッサ２ｂによる処理が必要であるため
に、該メモリバッファ８ａ＊８ｂは、数個のプロセッサ
２ｂとローカルバスで接続されているメモリ装置３ｂ内
にデータバッファ管理ブロック９を持たせている。

さらに、第２図について、プロセッサ２ａがデータを生
成し、さらにプロセッサ２ｂが該生成データに対して処
理を加える場合について考える。

プロセッサ２ａは、データの生成メモリ領域を該プロセ
ッサモジュールｌｌｉ内のメモリ装置３ａに獲保するた
めに、メモリ装置内の空メそリパツファを管理している
空バツフア管理ブロック５にアクセスし、メモリバッフ
ァ１２を獲得する。プロセッサ２ａはメモリ装置３ａ内
にメモリバッファ１２を獲得したことでメモリバッファ
１２に対するデータ生成という頻繁なアクセスを、シス
テムバス１に負荷を与えることなく、ローカルバス４ａ
経由で行うことができる。次に、プロセッサ２ａは、メ
モリバッファ１２にデータの生成処理を終了すると、該
データに対する次の処理をプロセッサ２ｂに行なわせる
ために、プロセッサモジュールｌｌｂ内のメモリ装置３
ｂにあるデータバッファ管理ブロック９にメモリバッフ
ァ１２の内容を登録する。

プロセッサ２ｂは、処理すべきデータの有無を検出する
ために、定常的にデータバッファ管理ブロック９を監視
する。データバッファ管理ブロック９に処理すべきデー
タを持つメモリバッファ１２を検出した場合には、該メ
モリバッファ１２のデータを獲得し、該データに対して
処理を加える。

プロセッサ２ｂがデータバッファ管理ブロック９を監視
する場合、該データバッファ管理ブロック９が、プロセ
ッサ２ｂと同じプロセッサモジュールｌｌｂ内にあシ、
ローカルバス４ｂで接続されているため、システムバス
１に定常的な負荷を与えることなく、ローカルバス４ｂ
を経由して監視することができる。また、プロセッサ２
ｂの処理が簡単なものであシ、該データの生成頻度が低
い場合にはプロセッサ２ｂがシステムバス１経由でメモ
リバッファ１２にアクセスしても、システムバス１に与
える負荷は犬きくならない。そしてプロセッサ２ｂによ
る処理が終了した場合、さらに、プロセッサ２ｃによる
処理が必要であれば、プロセッサモジュールｌｌｃ内の
メモリ装置３Ｃにあるデータバッファ管理ブロック１３
にメモリバッファ１２のデータを登録する。また、プロ
セッサ２ｂによる処理が終了した時点で、該データに関
する処理が完了した場合には、該プロセッサ２ｂは、元
に該メモリバッファ１２を管理していた空バツフア管理
ブロック５にアクセスし、メモリバッファ１２を解放す
る。

〔発明の効果〕

以上のように、この発明によれば、マルチプロセッサ構
成のデータ処理装置において、各プロセッサがデータを
蓄積し、処理するために使用するメモリバッファと、デ
ータの種類ごとにメモリバッファを管理するバッファ管
理ブロックとを、各プロセッサのアクセスする頻度によ
フ分離して持つように構成したので、装置共通リソース
であるシステムバスの使用頻度が大幅に軽減され、デー
タ処理効率の高いマルチプロセッサ構成のデータ処理装
置が得られる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例によるバッファ管理方式を
示す説明図、第２図は、第１図のバッファ管理方式を用
いたマルチプロセッサ形データ処理装置の動作を示すブ
ロック図、第３図は、従来のバッファ管理方式を示す説
明図、第４図は第３図に示した従来のバッファ管理方式
の動作を示すブロック図である。 図において、ｌはシステムバス、２ａ〜２ｃはプロセッ
サ、３ａ〜３ｃはメモリ装置、４ａ〜４Ｃはローカルバ
ス、６はメモリバッファプール、９はデータバッファ管
理ブロック、１０はデータ処理装置、ｌｌａ〜ｌｌｃは
プロセッサモジュール、１２はメモリバッファ、１３は
データバッファ管理ブロックである。

Claims (1)

【特許請求の範囲】
1. プロセッサとメモリ装置とを有する複数のプロセッサモ
   ジュールをシステムバスを介して接続したマルチプロセ
   ッサ構成のデータ処理装置を有するバッチ管理方式にお
   いて、前記プロセッサモジュール内の夫々のプロセッサ
   でデータの蓄積やデータの処理をするときメモリバッフ
   ァプールを使用するようにし、前記メモリバッファプー
   ル内のメモリバッファに蓄積されているデータの種類に
   応じて該メモリバッファを分類、管理する情報をデータ
   管理ブロックに格納し、前記データバッファ管理ブロッ
   クを搭載するメモリ装置をプロセッサのアクセス頻度に
   応じて各プロセッサが専用に使用できるローカルパスで
   接続し、前記各メモリ装置内に夫々分離してデータバッ
   ファ管理ブロックが配置されてなるようにデータ処理装
   置を構成したことを特徴とするバッファ管理方式。