JPS63262729A - マルチプロセツサシステムにおける異常発生時のデ−タ収集方式 - Google Patents
マルチプロセツサシステムにおける異常発生時のデ−タ収集方式Info
- Publication number
- JPS63262729A JPS63262729A JP62097696A JP9769687A JPS63262729A JP S63262729 A JPS63262729 A JP S63262729A JP 62097696 A JP62097696 A JP 62097696A JP 9769687 A JP9769687 A JP 9769687A JP S63262729 A JPS63262729 A JP S63262729A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- abnormality
- processors
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 28
- 238000013480 data collection Methods 0.000 claims abstract description 22
- 238000004891 communication Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 description 13
- 238000013500 data storage Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000007726 management method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
異常発生時にメインメモリ上の情報を収集格納する手段
ををするプロセッサが複数接続されたマルチプロセッサ
システムにおいて、プロセッサ間の通信によりデータを
送受信して処理を実行する場合に、相互に通信を行うプ
ロセッサの一方に異常が発生すると、その異常が発生し
たプロセッサが相手側のプロセッサに対しその時のメイ
ンメモリ上の関係情報を収集する指示を与えるとともに
。
ををするプロセッサが複数接続されたマルチプロセッサ
システムにおいて、プロセッサ間の通信によりデータを
送受信して処理を実行する場合に、相互に通信を行うプ
ロセッサの一方に異常が発生すると、その異常が発生し
たプロセッサが相手側のプロセッサに対しその時のメイ
ンメモリ上の関係情報を収集する指示を与えるとともに
。
メインメモリ上の情報を収集して格納手段に格納し、一
方その指示を受けた相手プロセッサは自己の主記憶装置
の情報を収集するものである。
方その指示を受けた相手プロセッサは自己の主記憶装置
の情報を収集するものである。
（産業上の利用分野〕
本発明は複数のプロセッサを接続して各種の処理を行う
マルチプロセッサシステムにおける異常発生時のデータ
収集方式に関する。
マルチプロセッサシステムにおける異常発生時のデータ
収集方式に関する。
主となるプロセッサに対して星形に複数のプロセッサが
バスにより結合する従来のマルチプロセッサシステムに
おいて、プロセッサ間通信に伴うプロセッサの異常発生
時における制御動作の例を。
バスにより結合する従来のマルチプロセッサシステムに
おいて、プロセッサ間通信に伴うプロセッサの異常発生
時における制御動作の例を。
第３図に示す。
図において、３０は中心となるプロセッサＰＲＯ，３１
〜３３はそれぞれプロセッサＰＲＯに接続したプロセッ
サＰＲＩ〜Ｐ Ｒ３、３１１はプロセッサＰＲＩに設け
られたデータ格納装置であり。
〜３３はそれぞれプロセッサＰＲＯに接続したプロセッ
サＰＲＩ〜Ｐ Ｒ３、３１１はプロセッサＰＲＩに設け
られたデータ格納装置であり。
図示しないが他のプロセッサにも設けられている。
プロセッサ３１〜３３は１図示しないがそれぞれ主記憶
装置３人出力装置を備え、それぞれが独自の処理を行う
。
装置３人出力装置を備え、それぞれが独自の処理を行う
。
プロセッサ３０は、他のプロセッサ３１〜３３の管理運
用の制御及び共通データの保持を行い。
用の制御及び共通データの保持を行い。
他のプロセッサ３１〜３３における処理の状況に応じて
必要なデータを要求したりプロセッサ３１〜３３間の各
種のデータの転送を仲介する。
必要なデータを要求したりプロセッサ３１〜３３間の各
種のデータの転送を仲介する。
第３図において、今、プロセッサ３０と３１の間でのプ
ロセッサ間通信を行った時、プロセッサ３１がシステム
ダウン状態になる異常が発生した場合を想定する。この
場合従来の構成では、システムダウンの状態を検出する
ことにより、第３図のプロセッサ３１内において異常発
生時の処理としてその時のデータ収集処理により主記憶
装置の内容をデータ格納装置ＳＴに格納する。
ロセッサ間通信を行った時、プロセッサ３１がシステム
ダウン状態になる異常が発生した場合を想定する。この
場合従来の構成では、システムダウンの状態を検出する
ことにより、第３図のプロセッサ３１内において異常発
生時の処理としてその時のデータ収集処理により主記憶
装置の内容をデータ格納装置ＳＴに格納する。
従来の技術によれば、マルチプロセッサシステムにおい
てプロセッサの異常発生時には、その異常を発生したプ
ロセッサのデータ収集を行うだけであるため、収集され
たデータに基づいた後で異常発生の原因を知るためにそ
のデータを解析して原因が分かる場合もあるが、他のプ
ロセッサ（通信の相手）側あるいはプロセッサの中間に
原因がある場合等にば、異常を発生したプロセッサ側の
収集データだけでは解析することが困難であるという問
題があった。
てプロセッサの異常発生時には、その異常を発生したプ
ロセッサのデータ収集を行うだけであるため、収集され
たデータに基づいた後で異常発生の原因を知るためにそ
のデータを解析して原因が分かる場合もあるが、他のプ
ロセッサ（通信の相手）側あるいはプロセッサの中間に
原因がある場合等にば、異常を発生したプロセッサ側の
収集データだけでは解析することが困難であるという問
題があった。
本発明は、マルチプロセッサシステムにおけるプロセッ
サ間通信によるプロセッサの異常発生時には１通信相手
のプロセッサに対して、異常発生を共通バスの制御信号
線により通知し、相手プロセッサからさらに接続された
他のプロセッサに対しデータ収集の指示をバス内の制御
信号線から行うと共に、異常が発生したプロセッサの主
記憶装置のデータを収集するものである。
サ間通信によるプロセッサの異常発生時には１通信相手
のプロセッサに対して、異常発生を共通バスの制御信号
線により通知し、相手プロセッサからさらに接続された
他のプロセッサに対しデータ収集の指示をバス内の制御
信号線から行うと共に、異常が発生したプロセッサの主
記憶装置のデータを収集するものである。
本発明の原理的構成を第１図に示す。第１図において、
１０は主となるプロセッサＰＲ０，１１〜１５はそれぞ
れプロセッサＰＲＯと共通バスにより相互接続されたプ
ロセッサＰＲＩ〜ＰＲ５゜１０１、１１１．１２１．１
３１．１４１および１５１はそれぞれプロセッサＰＲＯ
−ＰＲ５に備えられたファイルメモリであるデータ格納
装置ＳＴＯ〜ＳＴ５゜１６１〜１６５は各プロセッサ間
を結ぶ制御信号線を含む共通バス、■１０は各プロセッ
サがそれぞれ処理すべき情報及び処理した結果情報を入
出力する入出力装置９Ｍは各プロセッサが備える主記憶
装置である。
１０は主となるプロセッサＰＲ０，１１〜１５はそれぞ
れプロセッサＰＲＯと共通バスにより相互接続されたプ
ロセッサＰＲＩ〜ＰＲ５゜１０１、１１１．１２１．１
３１．１４１および１５１はそれぞれプロセッサＰＲＯ
−ＰＲ５に備えられたファイルメモリであるデータ格納
装置ＳＴＯ〜ＳＴ５゜１６１〜１６５は各プロセッサ間
を結ぶ制御信号線を含む共通バス、■１０は各プロセッ
サがそれぞれ処理すべき情報及び処理した結果情報を入
出力する入出力装置９Ｍは各プロセッサが備える主記憶
装置である。
第１図において、プロセッサＰＲＩ〜ＰＲ５は。
それぞれが備える主記憶装置Ｍのデータを用い。
入出力装置Ｉ１０からの情報につきプログラムにより処
理を行い、随時プロセッサＰＲＯとプロセッサ間通信に
よりデータを送受信してプロセッサＰＲＯが保持する各
プロセッサ共通のデータにアクセスし、送受信するデー
タは互いに誤りのチェックを行う。
理を行い、随時プロセッサＰＲＯとプロセッサ間通信に
よりデータを送受信してプロセッサＰＲＯが保持する各
プロセッサ共通のデータにアクセスし、送受信するデー
タは互いに誤りのチェックを行う。
このようなシステム構成において、今、プロセッサＰＲ
ＩがプロセッサＰＲＯとのプロセッサ間通信に基づく処
理について異常が発生してシステムダウンになった場合
、その直後にシステムの再開が行われると、プロセッサ
ＰＲＩは相手プロセッサＰＲＯに対して異常発生の通知
を共通バスの制御信号線により送信する（第１図＋＋）
。これと並行して当該プロセッサの王記憶装置のプロセ
ッサ通信に関係する領域のデータを読み出してデータ格
納装置ＳＴＩに格納する処理が起動される（第１図！。
ＩがプロセッサＰＲＯとのプロセッサ間通信に基づく処
理について異常が発生してシステムダウンになった場合
、その直後にシステムの再開が行われると、プロセッサ
ＰＲＩは相手プロセッサＰＲＯに対して異常発生の通知
を共通バスの制御信号線により送信する（第１図＋＋）
。これと並行して当該プロセッサの王記憶装置のプロセ
ッサ通信に関係する領域のデータを読み出してデータ格
納装置ＳＴＩに格納する処理が起動される（第１図！。
）。
一方相手側のプロセッサＰＲＯでは、この制御１Ｓ号線
によりプロセッサＰＲＩの異常発生を検出すると１割込
みを発生し、データ収集の処理が起動し、そのプロセッ
サＰＲＯ内の主記憶袋ｆｆ１ＭからプロセッサＰＲＩと
の通信に関係する領域のデータを読み出してデータ格納
装置ＳＴＯに格納する。
によりプロセッサＰＲＩの異常発生を検出すると１割込
みを発生し、データ収集の処理が起動し、そのプロセッ
サＰＲＯ内の主記憶袋ｆｆ１ＭからプロセッサＰＲＩと
の通信に関係する領域のデータを読み出してデータ格納
装置ＳＴＯに格納する。
また、プロセッサＰＲＩは、このデータ収集要求指令を
受けとると、他の関連するプロセッサＰＲＩ〜ＰＲ５に
対してデータ収集を要求するために、異常発生の通知を
共通バスの制御信号線により通知する。
受けとると、他の関連するプロセッサＰＲＩ〜ＰＲ５に
対してデータ収集を要求するために、異常発生の通知を
共通バスの制御信号線により通知する。
これに応じて、各プロセッサＰＲ２〜ＰＲ５は。
それぞれ、主記憶装置の指定領域のデータを各データ格
納装置ＳＴ２〜ＳＴ５に格納して、データ収集が実行さ
れる。
納装置ＳＴ２〜ＳＴ５に格納して、データ収集が実行さ
れる。
、このプロセッサＰＲＯから他のブコセノナＰＲ２〜Ｐ
Ｒ５へのデータ収集の要求は、必要がある場合だけ行う
ようにすることもできる。
Ｒ５へのデータ収集の要求は、必要がある場合だけ行う
ようにすることもできる。
第２図（ａ）に本発明の実施例の構成図を、第２図（ｂ
）に実施例の構成による動作フロー図を。
）に実施例の構成による動作フロー図を。
第２図（Ｃ）にデータ収集の機能構成を示す。
第２図（ａ）において、２０，２１．２２はプロセッサ
ＰＲＯ，ＰＲＩ、ＰＲ２，２０１，２１１，２２１はＩ
１０装置、 ２０２．２１２．２２２はデータ格納装
置、 ２０３．２０４．２１３．２２３はチャネルツウ
チャネルアダプタ（ＣＣＡ）、 ２０５はチャネルコ
ントローラ（ＣＧ）、 ２１４は処理装置ＣＰ Ｕ
１ 、 ２１５はインタフェース回路、２１６は主起ｔ
σ装置、２１７はダイレクトメモリアクセス回路を表す
。
ＰＲＯ，ＰＲＩ、ＰＲ２，２０１，２１１，２２１はＩ
１０装置、 ２０２．２１２．２２２はデータ格納装
置、 ２０３．２０４．２１３．２２３はチャネルツウ
チャネルアダプタ（ＣＣＡ）、 ２０５はチャネルコ
ントローラ（ＣＧ）、 ２１４は処理装置ＣＰ Ｕ
１ 、 ２１５はインタフェース回路、２１６は主起ｔ
σ装置、２１７はダイレクトメモリアクセス回路を表す
。
第２図（ａ）のプロセッサＰＲＯ，ＰＲ２は内部構成が
示されていないがプロセッサＰＲＩと同様の構成であり
、プロセッサＰＲＩ、ＰＲ２はそれぞれ入出力装置２１
１．２２１からの情報を入力しプログラムに従って処理
して結果を出力するもので、具体的な例としては電話交
換機のネットワークの小容量構成の呼処理を行うプロセ
ッサが考えられる。またプロセッサＰＲＩは、他プロセ
ツサの運用制御、他プロセツサとの共通データ（交換機
の場合、ネットワークの状態管理データ）の管理やマン
・マシーン・インタフェースの機能を有するものである
。
示されていないがプロセッサＰＲＩと同様の構成であり
、プロセッサＰＲＩ、ＰＲ２はそれぞれ入出力装置２１
１．２２１からの情報を入力しプログラムに従って処理
して結果を出力するもので、具体的な例としては電話交
換機のネットワークの小容量構成の呼処理を行うプロセ
ッサが考えられる。またプロセッサＰＲＩは、他プロセ
ツサの運用制御、他プロセツサとの共通データ（交換機
の場合、ネットワークの状態管理データ）の管理やマン
・マシーン・インタフェースの機能を有するものである
。
プロセッサＰ Ｒ１（２１）がプロセッサＰ ＲＯ（２
０）との通信により共通データをチャネルツウチャネル
アダプタ２０３．２１３を介してＤＭＡ２１７により主
記憶袋Ｗ２１６に受けとりｃ ｐ ｕ ｌ （２１４）
がこれを処理する時に障害が発生しシステムダウンが発
生したとする。ハード的に特定番地の管理プログラム又
は外部からの指示により当該プロセッサは。
０）との通信により共通データをチャネルツウチャネル
アダプタ２０３．２１３を介してＤＭＡ２１７により主
記憶袋Ｗ２１６に受けとりｃ ｐ ｕ ｌ （２１４）
がこれを処理する時に障害が発生しシステムダウンが発
生したとする。ハード的に特定番地の管理プログラム又
は外部からの指示により当該プロセッサは。
第２図（ｂ）に示すように無条件に相手プロセッサへ異
常発生通知兼データの収集要求通知（第２図（ｂ）の１
００）を行い、続いて、自プロセッサＰ Ｒ１（２１）
のデータ収集処理が起動される（第２図（ｂ）の２００
）。このデータ収集処理（第２図（ｂ）の２００）の動
作は、第２図（Ｃ）に示すように行われる。
常発生通知兼データの収集要求通知（第２図（ｂ）の１
００）を行い、続いて、自プロセッサＰ Ｒ１（２１）
のデータ収集処理が起動される（第２図（ｂ）の２００
）。このデータ収集処理（第２図（ｂ）の２００）の動
作は、第２図（Ｃ）に示すように行われる。
第２図（Ｃ）において、データ収集処理が起動されると
、予め設定されているデータ収集指定テーブル４０の先
頭アドレスがプログラムにより得られ、そのアドレスに
よりデータ収集指定テーブル４０の内容を順次読み出す
。データ収集指定テーブル４０の先頭アドレスにはデー
タ収集すべきプロセッサ間通信用に割当てられた主記憶
装置５０のデータエリアの先頭アドレスＡが１次に最終
アドレスＢが、３番目に収集されたデータを格納すべき
データ格納装置ＳＴ内の指定先頭アドレスＣが順に設定
されている。これらのアドレスＡ。
、予め設定されているデータ収集指定テーブル４０の先
頭アドレスがプログラムにより得られ、そのアドレスに
よりデータ収集指定テーブル４０の内容を順次読み出す
。データ収集指定テーブル４０の先頭アドレスにはデー
タ収集すべきプロセッサ間通信用に割当てられた主記憶
装置５０のデータエリアの先頭アドレスＡが１次に最終
アドレスＢが、３番目に収集されたデータを格納すべき
データ格納装置ＳＴ内の指定先頭アドレスＣが順に設定
されている。これらのアドレスＡ。
Ｂ、Ｃを用いて主記憶’Ａ置５０からデータを読み出し
てデータ格納？ｉ Ｗ Ｓ Ｔ ６０のアドレスＣから
順に格納する。
てデータ格納？ｉ Ｗ Ｓ Ｔ ６０のアドレスＣから
順に格納する。
自プロセッサＰ Ｒ１（２１）のデータ収集が行われる
と、自プロセッサにおいて各種再開処理を起動する（３
００）。一方相手プロセソサＰ ＲＯ（２０）への異常
発生の通知が行われる。この場合、プロセッサＰＲＩと
ＰＲＯとの間を結ぶ共通バスの制御信号線に異常発生を
表示する信号を与えることによりチャネルツウチャネル
アダプタＣＣＡをプロセッサＰ ＲＯ（２０）に通知す
る。プロセッサＰＲＯはチャネルコントローラ２０５か
らこれを受けとると処理装置（図示せず）に割込み（４
００） 、プロセッサＰＲＯからの指令に対応するデー
タ収集処理を開始しく５００） 、第２図（Ｃ）と同様
の動作により。
と、自プロセッサにおいて各種再開処理を起動する（３
００）。一方相手プロセソサＰ ＲＯ（２０）への異常
発生の通知が行われる。この場合、プロセッサＰＲＩと
ＰＲＯとの間を結ぶ共通バスの制御信号線に異常発生を
表示する信号を与えることによりチャネルツウチャネル
アダプタＣＣＡをプロセッサＰ ＲＯ（２０）に通知す
る。プロセッサＰＲＯはチャネルコントローラ２０５か
らこれを受けとると処理装置（図示せず）に割込み（４
００） 、プロセッサＰＲＯからの指令に対応するデー
タ収集処理を開始しく５００） 、第２図（Ｃ）と同様
の動作により。
データ収集が行われ（６００）データ格納装置５Ｔ（２
０２）に主記憶装置内のプロセッサＰ Ｒｌ （２１）
とのプロセッサ間通信に使用したデータを格納する。
０２）に主記憶装置内のプロセッサＰ Ｒｌ （２１）
とのプロセッサ間通信に使用したデータを格納する。
また、プロセッサＰ ＲＯ（２０）は、障害発生に伴う
プロセッサＰ Ｒ１（２１）からのデータ収集要求指令
を受けとってデータ収集を行うのと並行して。
プロセッサＰ Ｒ１（２１）からのデータ収集要求指令
を受けとってデータ収集を行うのと並行して。
他のプロセッサＰＲ２（２２）、ＰＨ１（図示せず）。
・・・・・・等に対してデータ収集要求を表す異常表示
を各プロ七′ソサへの共通バスの制御信号線により通知
する。
を各プロ七′ソサへの共通バスの制御信号線により通知
する。
各プロセッサＰＲ２，ＰＲ３・・・等は、この通知を検
出すると、それぞれのプロセッサＰＲＯとの通信に関係
する主記憶装置の領域のその時のデータを各々のデータ
格納装置に転送する処理を既にプロセッサＰＲＩに関し
て述べた方法により実行して、異常が発生したプロセッ
サＰＲＩと通信相手プロセッサＰＲＯおよびプロセッサ
ＰＲＯに接続してデータの送受信を行う他のプロセッサ
ＰＲ２、等においても異常発生時の転送データの収集が
行われる。
出すると、それぞれのプロセッサＰＲＯとの通信に関係
する主記憶装置の領域のその時のデータを各々のデータ
格納装置に転送する処理を既にプロセッサＰＲＩに関し
て述べた方法により実行して、異常が発生したプロセッ
サＰＲＩと通信相手プロセッサＰＲＯおよびプロセッサ
ＰＲＯに接続してデータの送受信を行う他のプロセッサ
ＰＲ２、等においても異常発生時の転送データの収集が
行われる。
本発明によれば、上記のとおり１つのプロセッサにおい
て異常が発生しても、他プロセツサのデータが収集可能
となって、当該プロセッサが異常を発生した時の他プロ
セツサの状況を知ることができ、収集したデータの内容
を判断することによりプロセッサ間にまたがるデータ解
析が容易となる。
て異常が発生しても、他プロセツサのデータが収集可能
となって、当該プロセッサが異常を発生した時の他プロ
セツサの状況を知ることができ、収集したデータの内容
を判断することによりプロセッサ間にまたがるデータ解
析が容易となる。
第１図は本発明の原理的構成を示す図、第２図Ｌ＋）は
本発明の１実施例の構成を示す図、第２図（ｂ）は実施
例の異常発生の処理を示す動作フロー図、第２図（Ｃ）
はデータ収集の機能構成を示す図、第３図は従来例の構
成を示す図である。 第１図中 １０〜１５：プロセッサ １０１〜１５１：データ格納装置 １６１〜１６５：共通バス Ｍ：主記憶装置 Ｉ１０二人出力装置
本発明の１実施例の構成を示す図、第２図（ｂ）は実施
例の異常発生の処理を示す動作フロー図、第２図（Ｃ）
はデータ収集の機能構成を示す図、第３図は従来例の構
成を示す図である。 第１図中 １０〜１５：プロセッサ １０１〜１５１：データ格納装置 １６１〜１６５：共通バス Ｍ：主記憶装置 Ｉ１０二人出力装置
Claims (1)
- 各々が異常発生時の収集データを格納する手段（１０１
〜１５１）を有する複数のプロセッサ（１０〜１５）が
、中央のプロセッサ（１０）に対し共通バスにより相互
に接続され、各プロセッサが送受信データの正常性を相
手プロセッサと確認しつつデータを送受信するマルチプ
ロセッサシステムにおいて、プロセッサ間通信による異
常発生時に相手プロセッサに対し共通バス内の制御信号
線により異常発生状態を通知するとともに、異常を発生
した方のプロセッサ内のプロセッサ間通信に関係する主
記憶装置内の情報を収集して格納手段に格納し、一方相
手プロセッサは異常通知を検出することによりその主記
憶装置の情報を収集して格納手段（１０１〜１５１）に
格納することを特徴とするマルチプロセッサシステムに
おける異常発生時のデータ収集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097696A JPH0827734B2 (ja) | 1987-04-21 | 1987-04-21 | マルチプロセツサシステムにおける異常発生時のデ−タ収集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097696A JPH0827734B2 (ja) | 1987-04-21 | 1987-04-21 | マルチプロセツサシステムにおける異常発生時のデ−タ収集方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63262729A true JPS63262729A (ja) | 1988-10-31 |
| JPH0827734B2 JPH0827734B2 (ja) | 1996-03-21 |
Family
ID=14199103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097696A Expired - Lifetime JPH0827734B2 (ja) | 1987-04-21 | 1987-04-21 | マルチプロセツサシステムにおける異常発生時のデ−タ収集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0827734B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4039013A1 (de) * | 1989-12-08 | 1991-06-13 | Hitachi Ltd | Vorrichtung zur erfassung von informationen ueber fehlfunktionen in einem multiprozessor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109738A (en) * | 1978-02-16 | 1979-08-28 | Hitachi Ltd | Fault diagnosis system for duplicating central process system |
-
1987
- 1987-04-21 JP JP62097696A patent/JPH0827734B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54109738A (en) * | 1978-02-16 | 1979-08-28 | Hitachi Ltd | Fault diagnosis system for duplicating central process system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4039013A1 (de) * | 1989-12-08 | 1991-06-13 | Hitachi Ltd | Vorrichtung zur erfassung von informationen ueber fehlfunktionen in einem multiprozessor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0827734B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7685473B2 (en) | Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system | |
| JPS63310051A (ja) | プログラム入出力命令を含む入出力プロセスの実行方法および装置 | |
| US6184904B1 (en) | Central processing unit for a process control system | |
| JP2006164185A (ja) | デバッグ装置 | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPS63262729A (ja) | マルチプロセツサシステムにおける異常発生時のデ−タ収集方式 | |
| JPS634209B2 (ja) | ||
| JP2809325B2 (ja) | 複数電子計算機システムおよびその監視操作方法 | |
| JPS6239789B2 (ja) | ||
| JPH05224964A (ja) | バス異常通知方式 | |
| JPH07306800A (ja) | デバッグ方式 | |
| KR920007170B1 (ko) | 다중처리기 시스템의 인터럽트 버스 정합장치 | |
| JPS60136850A (ja) | マルチプロセッサ・システム | |
| JPS5816366A (ja) | プロセツサ間通信方式 | |
| JPS6022264A (ja) | デ−タ処理装置 | |
| JP2567833B2 (ja) | 割込み検出方式 | |
| JPH04273327A (ja) | 静的並列処理用プログラムの作成支援装置 | |
| JPS638962A (ja) | バツフア管理方式 | |
| JP3039918B2 (ja) | プロセッサシステム | |
| JPH07250129A (ja) | 伝送システム | |
| JPS6041786B2 (ja) | 割込制御システム | |
| JPH0342762A (ja) | マルチプロセッサシステムのプロセッサ間通信方法 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPS63117532A (ja) | ネツトワ−ク監視装置 | |
| JPS63298638A (ja) | デ−タ処理装置 |