JPH0346068A - ベクトル処理システム - Google Patents

ベクトル処理システム

Info

Publication number
JPH0346068A
JPH0346068A JP18137489A JP18137489A JPH0346068A JP H0346068 A JPH0346068 A JP H0346068A JP 18137489 A JP18137489 A JP 18137489A JP 18137489 A JP18137489 A JP 18137489A JP H0346068 A JPH0346068 A JP H0346068A
Authority
JP
Japan
Prior art keywords
vector
output
data
bank
banks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18137489A
Other languages
English (en)
Other versions
JP2859645B2 (ja
Inventor
Tsuyoshi Seki
堅 関
Yoshiyuki Hida
飛田 好之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18137489A priority Critical patent/JP2859645B2/ja
Publication of JPH0346068A publication Critical patent/JPH0346068A/ja
Application granted granted Critical
Publication of JP2859645B2 publication Critical patent/JP2859645B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 複数のバンクからなるベクトルレジスタを有するベクト
ル処理システムに関し、 ベクトルレジスタ周辺の回路規模の削減を目的とし、 主記憶装置との間でデータの入出力を行う複数のアクセ
スパイプラインと、複数のバンクにインクリープされた
ベクトルレジスタと、このベクトルレジスタの格納デー
タに対して演算を行う複数の演算器とを有し、複数のバ
ンクのそれぞれのアクセスタイミングに対応するバンク
スロットに反復性を持たせるようにしたベクトル処理シ
ステムにおいて、ベクトルレジスタ内の複数のバンクを
バンクスロットの反復性に対応した数のグループに分け
、各グループ内の何れかのバンクを選択する複数の第1
選択手段と、各グループに対応した第1選択手段の何れ
かを選択する複数の第2選択手段とを備え、第2選択手
段のそれぞれの選択出力をアクセスパイプライン、演算
器のそれぞれに供給するように構成する。
〔産業上の利用分野〕
本発明は、複数のバンクからなるベクトルレジスタを有
するベクトル処理システムに関するものである。
近年のベクトル計算機の発達に伴い、ベクトルレジスタ
に接続されるアクセスパイプライン、演算器等の使用可
能度を上げるために、ベクトルレジスタに接続されるデ
ータ転送用のアクセスパイプラインの本数を増やすこと
が行われてきた。しかし、ベクトルレジスタと各アクセ
スパイプラインの各オペランド入口との間のセレクタの
規模が膨大となり、LSIあるいは基板内の配線が複雑
化すると共に信号の遅延が問題となってきた。そのため
、このセレクタの規模を縮小し、アラインのための配線
の負荷分散をすることのできる技術が求められている。
〔従来の技術] 第3図に、ベクトル処理システムの構成を示す。
図において、311は主記憶装置(MSU)を、321
は記憶制御装置f(MCU)を、331はベクトルユニ
ットを、333はベクトル命令制御部を、335はベク
トルデータ処理部を、341はデータ転送回路を、34
3はベクトルレジスタ(VR)を、345はベクトル演
算器を、351はスカラユニットをそれぞれ示している
ベクトルユニット331は、スカラユニット351から
の指示に応じてベクトル処理を行う。例えば、ベクトル
データ処理部335は、ベクトル命令制御部333から
出力されるアクセス命令に基づいて主記憶装置311か
らベクトルデータのロードを行い、パイプライン構成の
データ転送回路341を介してこのベクトルデータをベ
クトルレジスタ343に格納する。また、ベクトル演算
を行う場合は、ベクトルレジスタ343から読み出した
ベクトルデータに対してベクトル演算器345によるベ
クトル演算を施し、演算結果は再度ベクトルレジスタ3
43に格納する。
このようなベクトル演算を高速に行うために、ベクトル
レジスタ343を複数のバンクにインクリーブすると共
に、データ転送回路341に複数のアクセスパイプライ
ンを備える技法が汎用されており、この場合のベクトル
データ処理部335の構成を第4図に示す。
第4図において、411,413はアクセスパイプライ
ンを、421,423,425,427はレジスタ(R
)を、431,433.435437.441,443
はセレクタ(−3)を、451.453は演算器をそれ
ぞれ示している。
2つのアクセスパイプライン411.413はデータ転
送回路341内にあって主記憶装置311との間でデー
タの入出力を行うものであり、2つの演算器451,4
53はベクトル演算器345内にあって2人力に対して
所定の演算(加算。
乗算等)を行うものである。また、ベクトルレジスタ3
43は、8つのバンク0〜バンク7にインクリーブされ
ている。
アクセスパイプライン411から出力されるデータは、
−旦レジスタ421に保持された後、ベクトルレジスタ
343の8つのバンクのそれぞれの入力端に供給される
。同様に、アクセスパイプライン413から出力される
データは、−旦レジスタ423に保持された後、ベクト
ルレジスタ343の8つのバンクのそれぞれの入力端に
供給される。
また、4つのセレクタ431〜437及び2つのセレク
タ441,443のそれぞれは8つの入力端を有してお
り、これらの各入力端はベクトルレジスタ・343の8
つのバンクの各出力端に接続されている。従って、これ
らの各セレクタは、任意の入力端を選択することにより
、ベクトルレジスタ343内の任意のバンクを選択して
データを取り出すことができる。
演算器451にはセレクタ431,433から出力され
る2つのデータが入力され、所定の演算を行う。演算結
果はレジスタ425を介してベクトルレジスタ343内
の何れかのバンクに格納される。同様に、演算器453
にはセレクタ435゜437から出力される2つのデー
タが入力され、所定の演算を行う。演算結果はレジスタ
427を介してベクトルレジスタ343内の何れかのバ
ンクに格納される。
また、セレクタ441の出力はアクセスパイプライン4
11に入力され、セレクタ413の出力はアクセスパイ
プライン413に人力される。
このように、4つのレジスタ421〜427及び6つの
セレクタ431〜437,441,443を介して、ベ
クトルレジスタ343内の任意のバンクに対するデータ
の入出力を行うことにより、所定のエレメント数を並行
して処理するベクトル処理が可能になる。
〔発明が解決しようとする課題] ところで、上述した従来方式にあっては、各レジスタ及
び各セレクタがベクトルレジスタ121内の全てのバン
クに接続されているため、ベクトルレジスタ343周辺
の回路規模が大きくなるという問題点があった。
特に、それぞれを接続するための配線が複雑になり、ベ
クトルレジスタ343をビットスライスで構成するなど
の必要が生じる。また、所定のデータ長(ビット数)を
有する8つのバンクの中の1つを各セレクタによって選
択するため、このセレクタの回路規模が大きくなる。更
に、任意のバンクを指定するための各セレクタのセレク
ト信号及びデータを取り込むバンクを指定するためのバ
ンクセレクト信号が複雑化することにより、処理速度に
関しても不利となる。
本発明は、このような点にかんがみて創作されたもので
あり、ベクトルレジスタ周辺の回路規模を削減すること
ができるベクトル処理システムを提供することを目的と
している。
〔課題を解決するための手段〕
第1図は、本発明のベクトル処理システムの原理ブロッ
ク図である。
図において、主記憶装置との間でデータの入出力を行う
複数のアクセスパイプライン111と、複数のバンクに
インタリーブされたベクトルレジスタ121と、このベ
クトルレジスタ121の格納データに対して演算を行う
複数の演算器131とを有し、複数のバンクのそれぞれ
のアクセスタイミングに対応するバンクスロットに反復
性を持たせるようにしたベクトル処理システムにおいて
、ベクトルレジスタ121内の複数のバンクをバンクス
ロットの反復性に対応した数のグループに分け、各グル
ープ内の何れかのバンクを選択する複数の第1選択手段
141と、各グループに対応した第1選択手段141の
何れかを選択する複数の第2選択手段151とを備え、
第2選択手段151のそれぞれの選択出力をアクセスパ
イプライン111、演算器131のそれぞれに供給する
ように構成されている。
〔作 用〕
ベクトルレジスタ121は、複数のバンクにインクリー
ブされており、これらのバンクの複数個を単位とした複
数のグループに分けられている。
また、このグループ分けは、各バンクのそれぞれのアク
セスタイミングに対応するバンクスロットに持たせた反
復性に対応している。
上述したグループのそれぞれには、グループ内の複数の
バンクの1つを選択する第1選択手段141が接続され
ており、グループ内の何れかのバンクに対するアクセス
が行われる。また、これら複数の第1選択手段141に
は、グループを選択するための複数の第2選択手段15
1が接続されており、この第2選択手段151の選択出
力が複数のアクセスパイプライン111あるいは複数の
演算器131に供給される。
本発明にあっては、バンクスロットの反復性に対応した
グループ分けを行って、アクセスパイプライン111の
それぞれあるいは演算器131のそれぞれを異なるグル
ープに対応させることができるため、グループを単位と
したベクトルレジスタ121のアクセスが可能になり、
第1選択手段141とベクトル121の接続が簡素にな
る。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明のベクトル処理システムを適用した一
実施例におけるベクトルデータ処理部の構成を示す。
第2図において、211,213はアクセスパイプライ
ンを、221,223,225,227はレジスタ(R
)を、231,233,235゜237.251,25
3,255,261,263.265,271,273
,275,277゜291.293はセレクタ(S)を
、241はベクトルレジスタ(vR)を、281,28
3は演算器をそれぞれ示している。
第2図に示したベクトルデータ処理部を含むベクトル処
理システムの全体構成は、例えば第3図の構成とし、第
3図のベクトルデータ処理部335を第2図のベクトル
データ処理部に置き換えて考える。
ベクトルレジスタ241は8つのバンクO〜バンク7を
有しており、例えばバンクO〜バンク3をグループA1
バンク4〜バンク7をグループBとして以下の説明を行
う。
2つのセレクタ231.233は、グループAの各バン
クにデータを供給するためのものである。
セレクタ231は、それぞれがレジスタ221゜223
に接続された2つの入力端を有しており、何れか一方の
入力端に入力されたデータを選択して出力する。出力デ
ータは、グループAの各バンクに供給される。セレクタ
233は、それぞれがレジスタ225.227に接続さ
れた2つの入力端を有しており、何れか一方の入力端に
入力されたデータを選択して出力する。出力データは、
グループAの各バンクに供給される。
3つのセレクタ251,253,255は、グループA
の各バンクから出力されるデータを選択するためのもの
である。セレクタ251は、それぞれがグループAの4
つのバンクの各出力端に接続された4つの入力端を有し
ており、何れかのバンクのデータを選択して出力する。
同様に、セレクタ253,255もグループAの何れか
のバンクのデータを選択して出力する。
また、2つのセレクタ235.237は、グループBの
各バンクにデータを供給するためのものである。セレク
タ235は、それぞれがレジスタ221.223に接続
された2つの入力端を有しており、何れか一方の入力端
に入力されたデータを選択して出力する。出力データは
、グループBの各バンクに供給される。セレクタ237
は、それぞれがレジスタ225.227に接続された2
つの入力端を有しており、何れか一方の入力端に入力さ
れたデータを選択して出力する。出力データは、グルー
プBの各バンクに供給される。
3つのセレクタ261,263,265は、グループB
の各バンクから出力されるデータを選択するためのもの
である。セレクタ261は、それぞれがグループBの4
つのバンクの各出力端に接続された4つの入力端を有し
ており、何れかのバンクのデータを選択して出力する。
同様に、セレクタ263,265もグループへの何れか
のバンクのデータを選択して出力する。
更に、セレクタ271,273,275,271.29
1,293のそれぞれは2つの入力端を有しており、各
入力端はグループAあるいはグループBに対応している
セレクタ2911よ、一方の入力端に人力されたセレク
タ251の出力と、他方の入力端に入力されたセレクタ
261の出力とを択一的に出力する。
出力データはアクセスパイプライン211に供給される
セレクタ293は、一方の入力端に人力されたセレクタ
251の出力と、他方の入力端に入力されたセレクタ2
61の出力とを択一的に出力する。
出力データはアクセスパイプライン213に供給される
セレクタ271は、一方の入力端に入力されたセレクタ
253の出力と、他方の入力端に入力されたセレクタ2
63の出力とを択一的に出力する。
出力データは演算器281の一方の入力端に供給される
セレクタ273は、一方の入力端に入力されたセレクタ
255の出力と、他方の入力端に入力されたセレクタ2
65の出力とを択一的に出力する。
出力データは演算器281の他方の入力端に供給される
セレクタ275は、一方の入力端に人力されたセレクタ
253の出力と、他方の入力端に入力されたセレクタ2
63の出力とを択一的に出力する。
出力データは演算器283の一方の入力端に供給される
セレクタ277は、一方の入力端に入力されたセレクタ
255の出力と、他方の入力端に入力されたセレクタ2
65の出力とを択一的に出力する。
出力データは演算器283の他方の入力端に供給される
2つの演算器281.283のそれぞれは、例えば加算
2乗算等を2人力データに対して行うものであり、演算
器281の演算結果はレジスタ225に、演算器283
の演算結果はレジスタ227に供給される。
8つのバンクのアクセスタイミングに対応した各バンク
スロットを、例えばに、E3.E2.El、L、F3.
F2.Flとする。ここで、K。
Lはアクセスパイプラインが使用可能なスロットを、E
3.F3ば演算のR3オペランドが使用可能なスロット
を、E2.F2は演算のR2オペランドが使用可能なス
ロットを、El、Flは演算のR1オペランドが使用可
能なスロットをそれぞれ示している。このように、8バ
ンクスロツトをそれぞれが同一構成の4バンクスロ・ン
ト(4バンクスロツトに、E3.E2.Elと4バンク
スロットL、F3.F2.Fl)にグループ分けする。
また、ベクトルレジスタ241の8つのバンクを2つに
グループ分け(グループA、グループB)すると共に、
アクセスパイプライン211,213及び演算器281
,283のそれぞれについても構成に反復性を持たせる
バンクスロットの構成に反復性を持たせると共に、回路
構成にも同数の反復性を持たせることにより、ベクトル
レジスタ241内のグループAの各バンクに対するデー
タの読み書きと、グループBの各バンクに対するデータ
の読み書きとを別々に行うことができるようになる。
別々に各グループから読み出したデータは、更にセレク
タ271〜277j 291,293のそれぞ4れによ
って選択され、2つのアクセスパイプライン211 2
13の何れか、あるいは2つの演算器281,283の
何れかに供給される。
このように、ベクトルレジスタ241の8つのバンクを
2つにグループ分けし、それぞれを対象としたデータの
読み書きを行うことにより、アクセスパイプラインのそ
れぞれあるいは演算器のそれぞれを異なるグループに対
応させることができるので、配線を簡略化すると共に、
回路規模を削減することが可能になる。
例えば、セレクタ251〜255あるいはセレクタ26
1〜265は、各入力端の数が従来に比べて半分になっ
ているため、回路規模が半分になる。従って、他の2人
力のセレクタ(セレクタ231.291等)を考慮に入
れても、従来に比べて回路規模を大幅に削減することが
できる。
また、ベクトルレジスタ241の各グループ毎に入出力
データをまとめており、配線が局部的になるため、隔た
った構成部間の配線を減らして配線の簡略化が可能なる
また、反復した構成部を単位として各セレクタのセレク
ト信号及び各バンクのセレクト信号の制御を行うため、
この制御が簡単になり、高速化にも有利になる。
更に、上述したように局所的な配線及び部品の配置を行
って負荷分散を行うことにより、信号レベルの調整が不
要になると共に、LSI化を行う場合の分割が容易にな
る。例えば、セレクタ251〜255,261〜265
と演算器281.283とが隔たって配置されている場
合にも、−旦セレクタ271〜277を介しているため
レベル調整が不要となる。しかも、複数のLSIによっ
てベクトルデータ処理部を構成する場合には、セレクタ
251〜255,261〜265と演算器281.28
3との間を分割すればよい。
なお、実施例では、ベクトルレジスタ241を8バンク
にインクリーブし、更にこの8バンクを2グループに分
けるようにしたが、インタリーブの数及び反復数は他の
組み合わせであってもよい。
一般に、反復数を2W″、インタリーブ数を2′″とす
ると、2″1個のバンクを有する各グループに対する選
択動作と、各グループの出力数2″に対する選択動作と
を2段階で行えばよい。
〔発明の効果〕
上述したように、本発明によれば、バンクスロットの反
復性に対応したグループ分けを行って、アクセスパイプ
ラインのそれぞれあるいは演算器のそれぞれに対応させ
ることができるため、グループを単位としたベクトルレ
ジスタのアクセスが可能になり、ベクトルレジスタ周辺
の回路規模が削減できるので、実用的には極めて有用で
ある。
【図面の簡単な説明】
第1図は本発明のベクトル処理システムの原理ブロック
図、 第2図は本発明の一実施例によるベクトルデータ処理部
の構成図、 第3図はベクトル処理出力の構成図、 第4図は従来例のベクトルデータ処理部の構成図である
。 図において、 111はアクセスパイプライン、 121はベクトルレジスタ、 131は演算器、 141は第1選択手段、 151は第2選択手段、 211.213はアクセスパイプライン、221.22
3,225.227はレジスタ(R)、231.233
,235,237,251.253.255,261,
263,265,271゜273.275,277.2
91,293はセレクタ(S)、 241はベクトルレジスタ(VR)、 281.283は演算器である。 第1岑明の原理ブo9り図 第1図 主吉乙a装置、 3で釘ジグクUψべ°りFlt、−テータ文色理辛戸の
84f;ヨ第2図 ベクl−1し処玉里シヌテ4のaネ渚a戚昌]第3図

Claims (1)

    【特許請求の範囲】
  1. (1)主記憶装置との間でデータの入出力を行う複数の
    アクセスパイプライン(111)と、複数のバンクにイ
    ンタリーブされたベクトルレジスタ(121)と、この
    ベクトルレジスタ(121)の格納データに対して演算
    を行う複数の演算器(131)とを有し、前記複数のバ
    ンクのそれぞれのアクセスタイミングに対応するバンク
    スロットに反復性を持たせるようにしたベクトル処理シ
    ステムにおいて、 前記ベクトルレジスタ(121)内の複数のバンクを前
    記バンクスロットの反復性に対応した数のグループに分
    け、各グループ内の何れかのバンクを選択する複数の第
    1選択手段(141)と、各グループに対応した第1選
    択手段(141)の何れかを選択する複数の第2選択手
    段(151)とを備え、 前記第2選択手段(151)のそれぞれの選択出力を前
    記アクセスパイプライン(111)、前記演算器(13
    1)のそれぞれに供給するように構成したことを特徴と
    するベクトル処理システム。
JP18137489A 1989-07-13 1989-07-13 ベクトル処理システム Expired - Lifetime JP2859645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18137489A JP2859645B2 (ja) 1989-07-13 1989-07-13 ベクトル処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18137489A JP2859645B2 (ja) 1989-07-13 1989-07-13 ベクトル処理システム

Publications (2)

Publication Number Publication Date
JPH0346068A true JPH0346068A (ja) 1991-02-27
JP2859645B2 JP2859645B2 (ja) 1999-02-17

Family

ID=16099614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18137489A Expired - Lifetime JP2859645B2 (ja) 1989-07-13 1989-07-13 ベクトル処理システム

Country Status (1)

Country Link
JP (1) JP2859645B2 (ja)

Also Published As

Publication number Publication date
JP2859645B2 (ja) 1999-02-17

Similar Documents

Publication Publication Date Title
US3787673A (en) Pipelined high speed arithmetic unit
US11003449B2 (en) Processing device and a swizzle pattern generator
US5287532A (en) Processor elements having multi-byte structure shift register for shifting data either byte wise or bit wise with single-bit output formed at bit positions thereof spaced by one byte
KR0125623B1 (ko) 데이타 프로세서 및 데이타 처리방법
EP0075593B1 (en) A bit slice microprogrammable processor for signal processing applications
EP0726532B1 (en) Array processor communication architecture with broadcast instructions
US3544973A (en) Variable structure computer
EP0132926B1 (en) Parallel processor
US5081573A (en) Parallel processing system
US7350054B2 (en) Processor having array of processing elements whose individual operations and mutual connections are variable
US5548785A (en) Interface for logic simulation using parallel bus for concurrent transfers and having fifo buffers for sending data to receiving units when ready
JP4485272B2 (ja) 半導体装置
US20070136560A1 (en) Method and apparatus for a shift register based interconnection for a massively parallel processor array
US4860245A (en) Vector data processing system comprising an I/O control for each vector data processor and another I/O control for at least one other vector data processor
JP2006099719A (ja) 処理装置
US20040078093A1 (en) Array-type processor
EP0239634A1 (en) Multizone processor
JPH0346068A (ja) ベクトル処理システム
JP2717850B2 (ja) 高速通信機構を持った並列計算機
JPS6122830B2 (ja)
JP2514473B2 (ja) 並列処理装置
US7503046B2 (en) Method of obtaining interleave interval for two data values
JPH08297652A (ja) アレイプロセッサ
JPH0646413B2 (ja) デ−タ処理プロセッサ
JPH04190420A (ja) 並列演算回路