JPS63278136A - 演算回路 - Google Patents

演算回路

Info

Publication number
JPS63278136A
JPS63278136A JP62112353A JP11235387A JPS63278136A JP S63278136 A JPS63278136 A JP S63278136A JP 62112353 A JP62112353 A JP 62112353A JP 11235387 A JP11235387 A JP 11235387A JP S63278136 A JPS63278136 A JP S63278136A
Authority
JP
Japan
Prior art keywords
output
arithmetic processing
carry information
carry
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62112353A
Other languages
English (en)
Other versions
JPH07113886B2 (ja
Inventor
Kazumi Kubota
窪田　一実
Ichiji Kobayashi
一司 小林
Toshihiko Ogura
敏彦 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62112353A priority Critical patent/JPH07113886B2/ja
Priority to KR1019880005109A priority patent/KR940004324B1/ko
Priority to US07/192,547 priority patent/US4872131A/en
Publication of JPS63278136A publication Critical patent/JPS63278136A/ja
Publication of JPH07113886B2 publication Critical patent/JPH07113886B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機の演算処理装置に係り、特に１単位
語長及び２単位語長のデータ間の演算を行うのに好適な
演算装置に関する。
〔従来の技術〕
従来の演算装置では、モトローラ社、３２ビットマイク
ロプロセッサ　ユーザーズ　マニュアル第１−３頁及び
第２−１頁（ＭＯＴＯＲＯＩａ　ＭＣ６８０２０３２−
Ｂｉ　ｔ　Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ　Ｕｓｅｒ’
ｓ　Ｍａｎｕａｌ　ｐｐｌ−３ｒ　ｐｐ　２−１）に示
されているように、２単位語長を越えるデータを処理す
るために、必要な語長幅、例えば２単位語長のデータを
処理する演算回路と、演算回路の入力データ及び出力デ
ータを記憶させるレジスタとを備え、演算回路の処理語
長よりも知い語長のデータを処理する場合には、演算回
路の出力の下位側の出力データのみをレジスタに記憶さ
せている。
〔発明が解決しようとする問題点〕
上記従来技術は、レジスタの記憶語長よりも短い語長の
データに対して演算を行う場合、演算回路（以下、ＡＬ
Ｕ、：！：略記する）及びレジスタの下位側だけしか利
用しておらず、特にレジスタの記憶語長の２分の１以下
のデータを処理する場合には、レジスタの記憶語長は２
以上のデータを蓄え得るのにも関らず、有効に利用する
ことができないという問題があった。
本発明の目的は、上記の問題を解決し、ＡＬＵ及びレジ
スタの処理語長の２分の１以下のデータを処理する場合
には、レジスタの上位側にもデータを記憶するようにし
て、レジスタを有効利用できる演算装置を提供すること
にある。
〔問題点を解決するための手段〕
上記目的は、ＡＬＵ及びレジスタを上位側と下位側に分
割し、通常は上位側のＡＬＵと下位側の人ＬＵを連結し
て演算処理を行い、レジスタの上位、或いは下位側のみ
を使用する場合には、対応するいずれか一方のＡＬＵを
用いて演算処理を行、３　。
うものとし、さらにレジスタよりＡＬＵに対して入力デ
ータを与える経路上に入力データの上位側と下位側を入
れ換えるセレクタ回路を設け、レジスタ内容の上位側同
志、下位側同志の演算を行う場合とＡＬＵの上位側と下
位側を連結して演算を行う場合には、セレクタ回路によ
る入れ換えを行わず、レジスタの上位側の内容と下位側
の内容で演算を行う場合にはセレクタ回路により入力デ
ータの上位と下位を入れ換えるように制御することによ
り達成される。
〔作用〕
上位側と下位側に分割したＡＬＵは、それぞれ単体で演
算処理を行う。上位側、又は下位側のみで演算を行った
時の桁あがりを検出するため、桁あがりの発生を示すキ
ャリーフラグの入力は、上位側・下位側のＡＬＵのそれ
ぞれにおける桁あがり検出信号を切り換えて与える。す
なわち、上位・下位のＡＬＵを連結して演算を行う場合
と、上位側の人ＬＵのみを用いて演算を行う場合には、
上位側のＡＬＵの桁あがり検出信号をキャリー人力・　
４　・ グの入力とし、下位側のＡＬＵのみを用いて演算を行う
場合には、下位側のＡＬＵの桁あがり検出信号をキャリ
ーフラグの入力とする。キャリーフラグの出力は下位側
のＡＬＵのキャリー人力及び上位側のＡＬＵに対するキ
ャリー人力を切り換えるキャリー人力セレクタの入力と
する。キャリー人力セレクタは、キャリーフラグの出力
信号と、下位側のＡＬＵの桁あがり検出信号を入力とし
、上位側と下位側のＡＬＵを連結して演算を行う場合に
は下位側のＡＬＵからの桁あがり検出信号を上位側のＡ
ＬＵのキャリー人力として与え、それ以外の場合はキャ
リーフラグの出力信号を上位側のＡＬＵのキャリー人力
として与える。
セレクタ回路は、ＡＬＵに入力するレジスタからの出力
信号の内、演算項となる出力信号の上位側と下位側を入
れ換える働きを持つ。一般に、演算装置では、演算項と
なるレジスタと被演算項となるレジスタを指定し、各々
のレジスタの出力信号をＡＬＵの入力として演算を行い
、被演算項として指定したレジスタに演算結果を記憶さ
せる。
従って、被演算項となるレジスタの出力の上位側、或い
は下位側のみに対して演算を行う場合も、上位側と下位
側を連結して演算を行う場合も、人ＬＵに対する入力と
出力の間で上位・下位の関係が反転することはない。
これに対し、演算項の上位側と被演算項の下位側の間で
演算を行う場合、及び演算項の下位側と被演算項の上位
側の間で演算を行う場合には、演算項となるレジスタの
出力と、ＡＬＵの出力との間で上位・下位の関係が反転
しなければならない。
セレクタ回路はこのような演算項における上位・下位の
反転処理を行う。この結果、被演算項の上位側と演算項
の下位側の演算を行う場合には、上位側の人ＬＵに対し
て、被演算項となるレジスタの出力の上位側と演算項と
なるレジスタの出力の下位側が入力され、上位側のＡＬ
Ｕから出力される演算結果が被演算項となるレジスタの
上位側に入力される。また、被演算項の下位側と演算項
の上位側の間で演算を行う場合には、下位側の人ＬＵに
対して、被演算項となるレジスタの出力の下位側と演算
項となるレジスタの出力の上位側が入力され、下位側の
ＡＬＵから出力される演算結果が被演算項となるレジス
タの下位側に入力される。
上記の様な作用の結果、演算項の上位・下位側と被演算
項の上位・下位側を組み合せて演算を行うことができる
。
〔実施例〕
以下、本発明の一実施例を第１図により説明する。
第１図において、　１１　、１２　、１３は演算入力デ
ータ及び演算結果を記憶するレジスタ、２０はレジスタ
１１〜１３の出力から演算項となるレジスタを唯一選択
するセレクタ、２１はレジスタ１１〜１３の出力から被
演算項となるレジスタを唯一選択するセレクタ、３０　
、３１はセレクタ２０によって選択した演算項のデータ
の上位側と下位側を入れ換えるセレクタ回路、４０は上
位側の人ＬＵ、４１は下位側の人ＬＵ、５０はキャリー
フラグ、　５１は上位側のＡＬＵ４０に対するキャリー
人力を切り換えるセレクタ、５２はキャリーフラグ５０
の入力を上位側のＡＬＵ４０．下位側の・　７　・ ＡＬＵ４１のいずれから取り出すかを切り換えるセレク
タである。
第１図において、レジスタは１１〜１３の３個しか図示
されていないが、他の個数であっても以下の議論が成り
立つことは明らかである。
レジスタ１１〜１３の出力信号はセレクタ２０及び２１
の入力として与える。セレクタ２０は演算項として指定
する番号に応じてレジスタ１１〜１３の内の対応するレ
ジスタの出力を選択し、セレクタ２１は同様に被演算項
に対応するレジスタの出力を選択する。
セレクタ２０の出力は上位側と下位側に分け、それぞれ
をセレクタ３０及び３１に入力する。セレクタ回路３０
は上位側のＡ　Ｌ　Ｕ　４０に与える演算項上位側を決
定し、セレクタ回路３１は下位側のＡＬＵ４１に与える
演算項下位側を決定する。
セレクタ回路３０及び３１の切り換え制御は次のように
行う。すなわち、Ａ　Ｌ　Ｕ　４０　、４１を連結して
、レジスタ幅一杯の演算処理を行う場合と、人ＬＵ４０
　、４１の一方を使用して、演算項・被演算項の上位側
同志、或いは下位側同志の間で演算を行う場、８　。
合には、セレクタ回路３０　、３１は通過状態とし、そ
れ以下の場合は上位側と下位側の入れ換えを行う。
これによって、被演算項の下位側と演算項の上位側の間
で演算を行う場合には、セレクタ回路３１がセレクタ２
０の出力信号の上位側を選択し、下位側のＡＬＵ４１の
演算項として供給される。下位側のＡ　Ｌ　Ｕ　４１の
被演算項入力は被演算項となるレジスタ出力の下位側に
固定されているので、被演算項の下位側と、演算項の上
位側を演算した結果が人ＬＵ４１の出力に現れる。また
、被演算項の上位側と演算項の下位側の間で演算を行う
場合は、セレクタ回１ｆ！ｉ３０がセレクタ２０の出力
信号の下位側を選択し、この出力とセレクタ２１の出力
の上位側かＡＬＵ４０に供給され、演算結果がＡ　Ｌ　
Ｕ　４０の出力に現れる。
２つの人ＬＵ４０及び４１の個別・連結動作を切換える
ため、キャリーフラグの入出力制御が必要となる。キャ
リーフラグ５０にはセレクタ５２で選択した、上位側の
人ＬＵＨ４０，または下位側のＡＬＵＬ４１の桁あがり
検出信号を記憶させる。セレクタ５２は、下位側のＡ　
Ｌ　Ｕ　４１だけを用いて演算を行う場合にのみＡＬＵ
Ｌ４１からの桁あがり検出信号を選択し、他の場合は人
Ｌ　Ｕ　Ｈ４０からの桁上がり検出信号を選択し、キャ
リーフラグ５０の入力として与える。キャリーフラグ５
０の出力は、下位側のＡＬＵ４１のキャリー人力、及び
セレクタ５１の一方の入力端子に与える。セレクタ５１
がキャリーフラグ５０の出力を選択することにより、上
位側のＡＬＵ４０を単体で演算に使用することができ、
レジスタ１１〜１３の上位側のみに演算結果を与えるこ
とができる。セレクタ５１が下位側のＡ　Ｌ　Ｕ　４１
からの桁上がり検出信号を選択することにより、下位側
のＡＬＵ４１から上位側のＡ　Ｌ　Ｕ　４０に対しての
桁上げが可能となり、ＡＬＵ４０と４１を連結して演算
を行うことができる。
本実施例によれば、演算装置内部のレジスタを上位側と
下位側に分割して利用することができ、かつレジスタの
上位・下位によって特別の配慮を必要とせずに任意のレ
ジスタ間の演算を行うことができる。また、本発明を実
施するのに必要な構成要素は、演算項の上・下位を入れ
換えるセレクタ回路とキャリーフラグの入出力制御のた
めのセレクタのみであり、回路規模・コストの増加もわ
ずかである。
第２図は本発明の他の実施例を示すブロック図である。
第２図中第１図と同一部分には同一の番号を付しである
。第２図において、５３は上位側のＡ　Ｌ　Ｕ　４０か
ら生じる桁上がり検出信号を記憶する第２のキャリーフ
ラグである。
第２図において、上位側のＡＬＵ４０の桁上がり検出信
号は、セレクタ５２に入力されると同時に第２のキャリ
ーフラグ５３の入力となっている。また、第２のキャリ
ーフラグ５３の出力はセレクタ５１の第３の入力となっ
ている。第２図の実施例においては、キャリーフラグ５
０に下位のＡＬＵ４１の桁上がり検出信号を入力するよ
うにセレクタ５２を制御し、上位側のＡＬＵ４０のキャ
リー人力には第２のキャリーフラグ５３の出力を入力す
るようにセレクタ５１を制御することにより、２つのＡ
　Ｌ　Ｕ　４０及び４１において独立した演算処理を行
うことができる。第、１１゜ １図実施例では２つのＡ　Ｌ　Ｕ　４０と４１は同一の
演算を行うことが前提となるが、第２図実施例では上記
のような第２のキャリーフラグ５３の働きにより、同時
に異なる演算を行うことができる。この結果、レジスタ
の上位側のみで行う演算処理と下位側のみで行う演算処
理とを同時並行して行うことが可能となり、演算処理の
効率を向上させることができるきいう特徴がある。
〔発明の効果〕
以上に説明したように、本発明によれば、演算装置内の
レジスタの上位側、或いは下位側のみを使用して演算処
理を行うことができるので、語長の短いデータを処理す
る場合に限られた容量のレジスタを効果的に使用できる
という効果がある。
また、僅かな回路部品を付加することにより、レジスタ
の上位側・下位側で異なる演算処理を同時並行して行う
ことができるので、演算処理時間を短縮できるという効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図１．１２゜ 第２図は本発明の他の実施例を示すブロック図である。 １１〜１３：レジスタ　　　４０〜４１　：　Ａ　Ｌ　
Ｕ２０〜２１：セレクタ　　　３０〜３１：セレクタ５
０　、５３　：キャリーフラグ ５１　、５２　：セレクタ

Claims (1)

  1. 【特許請求の範囲】 １、演算データを格納する複数のレジスタから成るレジ
    スタ部と、前記レジスタ部より与えるデータに対して演
    算処理を施す演算処理部とから成り、演算結果を再び前
    記レジスタ部に格納して演算を行う演算回路において、 前記レジスタ部及び前記演算処理部は、少なくとも上位
    側と下位側の２部分に分割し、 前記レジスタ部より前記演算処理部にデータを供給する
    経路上にデータの上位と下位、或いは分割した各部分同
    志を入れ換える切換え回路を設けたことを特徴とする演
    算回路。 ２、前記分割した演算処理部の各々は桁上がり情報を入
    力する経路と、演算によって新たに発生する桁上がり情
    報を出力する経路と、 該桁上がり情報を記憶し、前記分割した演算処理部に対
    して桁上がり情報として供給する少なくとも１つの桁上
    がりフラグを有し、 第１の動作においては前記桁上がりフラグの入力は前記
    分割した演算処理部の最上位の桁上がり情報の出力経路
    より供給し、前記桁上がりフラグの出力は前記分割した
    演算処理部の最下位の桁上がり情報の入力経路に供給し
    、前記分割した演算処理部の最上位の桁上がり情報の出
    力と最下位の桁上がり情報の入力を除く他の桁上がり情
    報は、下位の桁上がり情報の出力をその上位の桁上がり
    情報として供給して演算を行うことを特徴とする特許請
    求の範囲第１項記載の演算回路。 ３、第２の動作においては、前記分割した演算処理部の
    内、選択した演算処理部に対して前記桁上がりフラグの
    出力を桁上がり情報の入力として与え、前記桁上がりフ
    ラグの入力は前記選択した演算処理部の桁上がり情報の
    出力より与え、前記分割した演算処理部に与えるデータ
    は前記レジスタ部の出力より、前記切り換え回路により
    所要部分を選択・抽出して与えて演算を行うことを特徴
    とする特許請求の範囲第２項記載の演算回路。
JP62112353A 1987-05-11 1987-05-11 演算回路 Expired - Lifetime JPH07113886B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62112353A JPH07113886B2 (ja) 1987-05-11 1987-05-11 演算回路
KR1019880005109A KR940004324B1 (ko) 1987-05-11 1988-05-02 연산장치
US07/192,547 US4872131A (en) 1987-05-11 1988-05-11 Arithmetic-logic operation unit having high-order and low-order processing sections and selectors for control of carry flag transfer therebetween

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62112353A JPH07113886B2 (ja) 1987-05-11 1987-05-11 演算回路

Publications (2)

Publication Number Publication Date
JPS63278136A true JPS63278136A (ja) 1988-11-15
JPH07113886B2 JPH07113886B2 (ja) 1995-12-06

Family

ID=14584571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62112353A Expired - Lifetime JPH07113886B2 (ja) 1987-05-11 1987-05-11 演算回路

Country Status (3)

Country Link
US (1) US4872131A (ja)
JP (1) JPH07113886B2 (ja)
KR (1) KR940004324B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03269588A (ja) * 1990-03-20 1991-12-02 Yamaha Corp 電子楽器
JPH0635669A (ja) * 1992-07-21 1994-02-10 Mitsubishi Electric Corp 中央演算処理装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590365A (en) * 1990-03-30 1996-12-31 Kabushiki Kaisha Toshiba Pipeline information processing circuit for floating point operations
US5179531A (en) * 1990-04-27 1993-01-12 Pioneer Electronic Corporation Accelerated digital signal processor
JPH05282133A (ja) * 1992-04-01 1993-10-29 Mitsubishi Electric Corp 演算方式
DE4218769A1 (de) * 1992-06-06 1993-12-09 Philips Patentverwaltung Verfahren und Anordnung zum Bilden der Summe einer Kette von Produkten
US5579527A (en) * 1992-08-05 1996-11-26 David Sarnoff Research Center Apparatus for alternately activating a multiplier and a match unit
GB2274181B (en) * 1993-01-09 1997-04-02 Digital Equipment Int Summation unit
US6219688B1 (en) 1993-11-30 2001-04-17 Texas Instruments Incorporated Method, apparatus and system for sum of plural absolute differences
US5479166A (en) * 1993-11-30 1995-12-26 Texas Instruments Incorporated Huffman decoding method, circuit and system employing conditional subtraction for conversion of negative numbers
US6016538A (en) * 1993-11-30 2000-01-18 Texas Instruments Incorporated Method, apparatus and system forming the sum of data in plural equal sections of a single data word
US5640578A (en) * 1993-11-30 1997-06-17 Texas Instruments Incorporated Arithmetic logic unit having plural independent sections and register storing resultant indicator bit from every section
US5644524A (en) * 1993-11-30 1997-07-01 Texas Instruments Incorporated Iterative division apparatus, system and method employing left most one's detection and left most one's detection with exclusive or
US5442581A (en) * 1993-11-30 1995-08-15 Texas Instruments Incorporated Iterative division apparatus, system and method forming plural quotient bits per iteration
US5805913A (en) * 1993-11-30 1998-09-08 Texas Instruments Incorporated Arithmetic logic unit with conditional register source selection
US5420809A (en) * 1993-11-30 1995-05-30 Texas Instruments Incorporated Method of operating a data processing apparatus to compute correlation
US6173305B1 (en) 1993-11-30 2001-01-09 Texas Instruments Incorporated Division by iteration employing subtraction and conditional source selection of a prior difference or a left shifted remainder
US5512896A (en) * 1993-11-30 1996-04-30 Texas Instruments Incorporated Huffman encoding method, circuit and system employing most significant bit change for size detection
US5507000A (en) * 1994-09-26 1996-04-09 Bull Hn Information Systems Inc. Sharing of register stack by two execution units in a central processor
US6078939A (en) * 1997-09-30 2000-06-20 Intel Corporation Apparatus useful in floating point arithmetic
US6490673B1 (en) * 1998-11-27 2002-12-03 Matsushita Electric Industrial Co., Ltd Processor, compiling apparatus, and compile program recorded on a recording medium
US6449629B1 (en) * 1999-05-12 2002-09-10 Agere Systems Guardian Corp. Three input split-adder
US20060248311A1 (en) * 2000-05-15 2006-11-02 Jennings Earle W Method and apparatus of dsp resource allocation and use
US6748411B1 (en) 2000-11-20 2004-06-08 Agere Systems Inc. Hierarchical carry-select multiple-input split adder
KR20090046939A (ko) * 2002-09-24 2009-05-11 인터디지탈 테크날러지 코포레이션 계산효율적인 수학 엔진
US7395294B1 (en) * 2003-01-10 2008-07-01 Altera Corporation Arithmetic logic unit
US11275559B2 (en) * 2020-07-02 2022-03-15 Qualcomm Incorproated Circular accumulator for floating point addition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135943A (en) * 1979-04-11 1980-10-23 Nec Corp Operation processing device
JPS6186839A (ja) * 1984-10-05 1986-05-02 Hitachi Ltd 演算処理装置
JPS6279519A (ja) * 1985-10-02 1987-04-11 Mitsubishi Electric Corp 汎用レジスタ読み出し方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384340A (en) * 1980-12-24 1983-05-17 Honeywell Information Systems Inc. Data processor having apparatus for controlling the selection of decimal digits of an operand when executing decimal arithmetic instructions
JPS58207177A (ja) * 1982-05-28 1983-12-02 Nec Corp 演算装置
US4694416A (en) * 1985-02-25 1987-09-15 General Electric Company VLSI programmable digital signal processor
JPS61239327A (ja) * 1985-04-16 1986-10-24 Nec Corp オ−バフロ−検出方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135943A (en) * 1979-04-11 1980-10-23 Nec Corp Operation processing device
JPS6186839A (ja) * 1984-10-05 1986-05-02 Hitachi Ltd 演算処理装置
JPS6279519A (ja) * 1985-10-02 1987-04-11 Mitsubishi Electric Corp 汎用レジスタ読み出し方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03269588A (ja) * 1990-03-20 1991-12-02 Yamaha Corp 電子楽器
JPH0635669A (ja) * 1992-07-21 1994-02-10 Mitsubishi Electric Corp 中央演算処理装置

Also Published As

Publication number Publication date
KR880014462A (ko) 1988-12-23
US4872131A (en) 1989-10-03
KR940004324B1 (ko) 1994-05-19
JPH07113886B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
JPS63278136A (ja) 演算回路
JP3452929B2 (ja) マルチプロセッサ
EP1293891B1 (en) Arithmetic processor accomodating different finite field size
JP2674754B2 (ja) バレル・シフタ
EP0016523B1 (en) Data processing unit and data processing system comprising a plurality of such data processing units
US6009450A (en) Finite field inverse circuit
US20140136588A1 (en) Method and apparatus for multiplying binary operands
JPH04363736A (ja) 情報処理装置
JPH0850545A (ja) 最小／最大検索命令を有するデジタル処理装置
JPH0850578A (ja) 算術論理演算装置及び制御方法
US5347480A (en) Digital signal processing apparatus
TW325552B (en) Data processing condition code flags
US3675000A (en) Apparatus for arithmetic operations by alerting the corresponding digits of the operands
JP3332606B2 (ja) マイクロプロセッサ
JPS61255433A (ja) 演算装置
JPH0784762A (ja) 乗算回路
JP3541776B2 (ja) マイクロコンピュータ
JPS63163674A (ja) 複合演算回路
JPH03149656A (ja) 演算回路
JPS61177539A (ja) マイクロプロセツサ
JPS6222144A (ja) １０進演算回路
JPS6373473A (ja) バタフライ演算回路
JPH09292974A (ja) マイクロプロセッサ
JPH04195334A (ja) 固定小数点型デジタル信号処理装置
JPH03196245A (ja) データ処理装置およびコンピュータ装置