JPS61177539A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は３２ビット演算を実行するマイクロプロセッ
サ？１６ビット機能としても使用することができるマイ
クロプロセッサに関するものであうＯ 〔従来の技術〕 第３図は、例えば、ｒ　Ｂｉｐｏｌａｒ　Ｍｉｃｒｏｐ
ｒｏｃｅｓｓｏｒＬｏｇｉｃ　ａｎｄ　Ｉｎｔｅｒｆａ
ｃｅ　Ｊ　（Ａｄｒａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅ−ｖ
ｉｃｅｓ　＊　ｉｎｃ　１９８３年発行、５−５項）に
示された３２ビットのマイクロプロセッサのブロック図
會示している。

図において、１は３２ビットデータを記憶している内部
レジスタ部、２は内部レジスタ部１から読み出したデー
タをラッチするラッチ部、３は外部入力データとラッチ
部出力データの選択を行なうデータソース選択部、４は
演算を実行するＡＬ０部、５は外部入力データライン、
６は演算結果出力データラインである。

次に動作について説明する。

まず、内部レジスタ部１が３２ビットデータを出力し、
この出力された３２ビットデータはラッチ部２にラッチ
されると共にデータソース選択部３に送られる。データ
ソース選択部３ではラッチ部２から送られた上記３２ビ
ットデータと外部入力データライン５から入力された３
２ビットの外部入力データとの選択が行なわれる。デー
タソース選択部６で選択された３２ビットの外部入力デ
ータは更にＡＬＵ部４に送られる。ＡＬＵ部４はこの３
２ビットの外部入力データ金用いて演算する。ＡＬＵ部
４で演算した結果は演算結果出力データライン６から外
部出力されると共に内部レジスタ部１に書き込まれる。

〔発明が解決しようとする問題点〕

従来のマイクロプロセッサに上記のように、構成されて
いるのでメモリの上位１６ビットデータの処理？実行す
る時は３２ビットデータを入力後、下位側１６ビットに
スワップしなければならず、又この下位側にスワップし
たデータ金用いて演算し、出力する時は、上位側にスワ
ップしてメモリに書き込む必要がある。

その為、下位側にスワップ、上位側にスワップするとい
う操作を実行するマイクロプログラム処理が必要となり
、処理スピードが遅くなるなどの問題点があった。

この発明は上記のような問題点全解消するためになされ
たもので１．メモリから読み出した上位１６ビットデー
タを下位側にスワップし、同時にスワップしたデータの
符号ビットの拡張上行ない、３２ビットデータとして生
成することができるとともに、このデータ金剛いて演算
し、演算結果を上位側にスワップしてメモリに書き込む
ことができるマイクロプロセッサを得ること金目的とす
る。

〔問題点を解決する九めの手段〕

この発明に係るマイクロプロセッサは、３２ビットのデ
ータ幅を持ったメモリの、上位１６ビットデータを用い
て３２ビット演算を実行することを可能にしたもので、
データを入力する時には上位１６ビットデータを下位側
１６ビットにスワップするスワップ回路と、符号ビット
を拡張するサインビット拡張回路とを付加するとともに
、演算結果全出力する時は下位１６ビツ）１−上位側に
スワップ回路でスワップしてメモリに書き込むことを可
能にしたものである。

〔作用〕

この発明におけるマイクロプロセッサは、メモリのアド
レス下位１ビットの信号でスワップ動作が実行され、演
算に用いられる入力側では上位１６ビットデータが下位
側１６ビットにスワップし、演算結果の出力側では下位
１６ビットデータが上位側にスワップする。

〔実施例〕

以下、この発明の一実施例を第１図のマイクロプロセッ
サのブロック図により説明する。

第１図において、１［３２ビットデータを記憶している
内部レジスタ部、２に内部レジスタ部１かも読み出され
たデータモラッチするラッチ部、３は外部入力データと
ラッチ部出方データの選択を行なうデータソース選択部
、４は演算を実行するＡＬＵ部、５に外部からデータを
入力する外部入力データラインである。６は演算結果全
出力する演算結果出力データライン、７ａ、７ｂ［上位
１６ビットデータ、下位１６ビットデータの入出力デー
タの切換全行なう夫々第１．第２のスワップ回路部、８
は３２ビットのデータ幅で１６ビットデータを扱う為に
符号ビットの拡張を行なうサインビット拡張回路部、９
１”！：′＄１のスワップ回路部７ａからの出力データ
とサインビット拡張回路８からの出力データの選択を行
なうセレクタ部、１０ハ３２ビットの演算結果を１６ビ
ットデータとして出力する時にデータの信頼性を上げる
ためオーバフローを検出するオーバフロー検出部である
。

第２図は上記構成におけるメモリ部（図示せず）の領域
を説明するための状態図であり、図におｌｎテ、１１は
マイクロプロセッサの演算に使われるデータ全記憶して
いるメモリ部、１２は偶数アドレスデータを記憶してい
る偶数アドレスデータ記憶領域、１６に奇数アドレスデ
ータを記憶している奇数アドレスデータ記憶領域である
。

メモリ部１１に上位１ｉ１１１６ビットの偶数アドレス
データ記憶領域１２と下位側１６ビットの奇数アドレス
データ記憶領域１３で構成される。

次に動作全説明する。まず、メモリ部１１から読み出さ
れた偶数アドレスデータ記憶領域１２の１６ビットデー
タを上記構成から成るマイクロプロセッサで実行する。

このマイクロプロセッサの外部入力データライン５には
、メモリ部１１から読み出された３２ビットデータ、す
なわち、上位側が偶数アドレス記憶領域のデータと下位
側が奇数アドレス記憶領域のデータとが夫々入力される
。

これら入力された３２ビットデータに第１のスワップ回
路７ａにより偶数アドレスで読み出した１６ビットデー
タを下位側１６ビットにスワップし、その１６ビットの
うち１６ビット目の符号がサインビット拡張回路８によ
り符号拡張されてセレクタ都９を通り、データソース選
択部３に送られる。

データソース選択部３に、この符号拡張された３２ビッ
ト外部入力データ全選択し、ＡＬＵ部４に送る。ＡＬＵ
部４ではこの送られてきたデータをまず３２ビット演算
する。３２ビット演算された結果は、１６ビットデータ
として出力するので、データの信頼性を上げるためのオ
ーバフロー検出回路１０でオーバフロー金検出されると
ともに、第２のスワップ回路７ｂで下位１６ビットデー
タを上位側にスワップされ、メモリ部１１内の偶数アド
レスデータ記憶領域１２に記憶される。

なお、上記実施例では１６ビットデータを外部から入力
して内部では３２ビット演算を行ない、その結果７１６
ビットで出力できるものを説明したが、８ビットデ一タ
金外部から入力して内部でに１６ビット演算？行ない、
その結果ｔ８ビットで出力できるようにしてもよく、上
記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば３２ビットの入出力デ
ータラインに入出力データの切換え用の＄１．第２のス
ワップ回路と、符号ビットの拡張を行なうサインビット
拡張回路と、オーバフローの検出上上げ信頼性を向上す
るオーバフロー検出回路とｔ付加して構成したので、１
６ビットデータを入力し、内部で３２ビット演算を行な
い、その結果を１６ビットで出力する処理ｔマイクロス
テップで高速に実行でき、また精度の高いものが得られ
る効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロプロセッサ
のブロック図、ＷＩｚ図に第１図のマイクロプロセッサ
に有するメモリ部の領域を説明するための状態図、４３
図に従来のマイクロプロセッサのブロック図である。 図において、１は内部レジスタ部、５は外部入力データ
ライン、６は演算結果出力データライン、７ａに第１の
スワップ回路、７ｂは第２のスワップ回路、８にサイン
ビット拡張回路部、１０はオーバフロー検出部である。 なお、各図中、同一符号のものに同一または相当部分を
示す。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 外部入力データと内部レジスタのデータを用いて３２ビ
   ットの演算を実行するマイクロプロセッサにおいて、前
   記マイクロプロセッサの入力側に接続され、メモリの上
   位１６ビットデータを処理する時に上位１６ビットから
   下位側１６ビットに切換えを行なう第１のスワツプ回路
   と、このスワツプ回路と接続され、前記１６ビットの内
   １６ビット目を符号拡張するサインビット拡張回路とを
   付加するとともに、前記マイクロプロセッサの出力側に
   接続され、前記３２ビットの演算結果を１６ビットデー
   タとして出力する時にオーバフローを検出するオーバフ
   ロー検出回路と、前記演算結果が出力される３２ビット
   の出力データラインに１６ビットのデータを出力し、か
   つ下位１６ビットから上位側１６ビットに切換えを行な
   う第２のスワツプ回路とを付加し、外部から入力される
   １６ビットのデータを３２ビット演算してその結果を１
   ６ビットで出力するようにしたことを特徴とするマイク
   ロプロセッサ。