JPH06109818A - テスト用回路 - Google Patents

Abstract

(57)【要約】 【目的】 テスト用回路に関し、内部回路の試験のため
に必要な外部端子の数を減らし回路素子の小型化を図る
ことを目的とする。 【構成】 単一の外部端子１に加えられるテスト用信号
11に基づいてテスト開始信号とテスト終了信号とを出力
するテスト用回路６であって、テスト用信号11が入力さ
れそのレベル変化に応じて出力信号12が交互に反転する
反転信号生成部２と、この反転信号生成部の出力信号が
入力として加えられるインバータ３と、反転信号生成部
２の出力信号12とテスト用信号11とが入力として加えら
れる第１のゲート４と、インバータ３の出力信号13とテ
スト用信号11とが入力として加えられる第２のゲート５
とを備え、これら第１のゲート４および第２のゲート５
のいずれか一方の出力信号をテスト開始信号として、ま
たいずれか他方の出力信号をテスト終了信号として用い
るように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テスト用回路に関し、
特に単一の外部端子に加えられるディジタル形式のテス
ト用信号に基づいて、例えば演算開始信号と演算終了信
号との間の一連の有効データに対する逐次的な演算命令
などの試験の際に必要な、テスト開始信号とテスト終了
信号とを生成するためのテスト用回路に関する。

【０００２】一般に、例えば演算開始信号が入力されて
から演算終了信号が入力されるまでの有効デ−タに対す
る逐次的な各種演算を行う演算器の動作試験の場合に
は、この演算器に対して、これら演算開始信号および演
算終了信号のそれぞれに相当する信号を個々に与えるこ
とが必要であり、本発明は、この二つの信号を、共通の
外部端子に加えられるディジタル形式のテスト用信号に
基づいて生成するようにしたものである。

【０００３】

【従来の技術】図５は、一般的な、ベクトルデ−タとそ
の演算開始信号および演算終了信号とのタイムチャート
を示す説明図であり、51はクロック, 52は演算開始信
号，53はベクトルデ−タ, 54は演算終了信号をそれぞれ
示している。

【０００４】ここで、ベクトルデ−タ53はクロックの立
ち上がりごとにそのレベルが変化し、また演算開始信号
52および演算終了信号54もクロックの立ち上がりと同期
してそのレベルが変化しており、このときの演算対象と
なる有効デ−タはＡ点からＢ点までの、ａ(1) 〜ａ(x)
である。

【０００５】図６は、従来の、テスト開始信号用外部端
子とテスト終了信号用外部端子とを個々に備えた演算部
を示す説明図であり、61は試験モードと通常動作モード
とを選択するための信号が加えられるモードセレクト用
外部端子，62はテスト開始信号用外部端子，63はテスト
終了信号用外部端子, 64は制御ユニット, 65はアドレス
カウンタ, 66はＲＡＭ, 67および68はモードセレクタ,
69は演算器, 70は出力端子をそれぞれ示している。

【０００６】ここで、モードセレクト用外部端子61に加
えられる制御信号によりモードセレクタ67および68が通
常動作モードにセットされているときには、制御ユニッ
ト64から出力される演算開始信号52および演算終了信号
54と、この制御ユニット64の出力を受けて動作を開始す
るアドレスカウンタ65での指定アドレスに基づいてＲＡ
Ｍ66から順次読み出されるデ−タとが演算器69に与えら
れる。

【０００７】このとき、制御ユニット64は、演算器69で
の演算内容を指示するマイクロコマンドを受け取りこれ
に基づいて演算開始信号52，演算終了信号54の送出タイ
ミングやアドレスカウンタ65などの関連動作を制御して
いる。

【０００８】また、前記制御信号によりモードセレクタ
67および68が試験モードにセットされているときには、
テスト開始信号用外部端子62およびテスト終了信号用外
部端子63からのテスト開始信号とテスト終了信号とが前
記ＲＡＭ66のデ−タとともに演算器69に与えられること
になる。そして、この場合、制御ユニット64は、これら
のテスト開始信号とテスト終了信号とを受け取りこれに
基づいてアドレスカウンタ65を制御している。

【０００９】

【発明が解決しようとする課題】このように、従来の演
算部では、演算開始信号が入力されてから演算終了信号
が入力されるまでの有効デ−タに対する各種演算の試験
を行うための外部端子としてテスト開始信号用外部端子
および終了信号用外部端子を個々に設けるようにしてい
るため、そのサイズが比較的大きなものになり、またそ
のコストも高いものになるという問題点があった。

【００１０】そこで、本発明では、単一の外部端子に加
えられるディジタル形式のテスト用信号に基づいてテス
ト開始信号とテスト終了信号の両者を生成できるテスト
用回路を先のモードセレクタの入力側に接続することに
より、比較的大きなスペースが必要な外部端子の数を減
らして回路素子の小型化を図ることを目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１は、共通の外部端子であり、
テスト開始信号およびテスト終了信号を生成するための
ディジタル形式のテスト用信号11が加えられている。２
は、反転信号生成部であり、外部端子１からのテスト用
信号11のレベル変化に応じて交互に反転する出力信号を
生成する回路構成となっている。３は、インバータであ
り、反転信号生成部２の出力信号12が入力として加えら
れている。４は、第１のゲートであり、テスト用信号11
と反転信号生成部２の出力信号12とが入力として個々に
加えられている。５は、第２のゲートであり、テスト用
信号11とインバータ３の出力信号13とが入力として個々
に加えられている。６は、テスト用回路であり、外部端
子１からテスト用信号11が入力され、テスト開始信号と
テスト終了信号とを出力している。

【００１２】ここで、反転信号生成部２としては、入力
側が“Ｈ”レベルに初期設定されて制御信号（クロッ
ク）に前記テスト用信号を当てるようにしたＴフリップ
フロップや、図２で示すようなＴフリップフロップなど
の各種回路で構成することができ、また、第１のゲート
４および第２のゲート５としてはＯＲゲ−ト，ＡＮＤゲ
−ト，ＮＯＲゲ−ト，ＮＡＮＤゲ−トなどの各種ゲ−ト
が正論理・負論理などに応じて適宜用いられる。

【００１３】なお、本明細書において、「フリップフロ
ップ」の用語は、制御信号の“Ｈ”レベルまたは“Ｌ”
レベルのとき動作するタイプだけではなく、制御信号の
立ち上がりまたは立ち下がりのみで動作するエッジ・ト
リガタイプのものなども含む意で用いている。

【００１４】

【作用】本発明は、このように、演算開始信号が入力さ
れてから演算終了信号が入力されるまでの有効デ−タを
処理する演算部についての試験の際に必要となるテスト
開始信号とテスト終了信号とを、単一のディジタル形式
のテスト用信号に基づいて生成するテスト用回路を設け
て、内部の回路部分にくらべて広いスペースを必要とす
る試験用外部端子を従来の二個から一個に減らすことに
より、回路素子の小型化を図るようにしたものである。

【００１５】また、第１のゲート４および第２のゲート
５をＯＲゲ−トで構成したときの、テスト用信号11, 反
転信号生成部２の出力信号12, インバータ３の出力信号
13,第１のゲート４の出力信号14, 第２のゲート５の出
力信号15それぞれのタイムチャートは図示のようにな
る。

【００１６】この場合、出力信号14をテスト開始信号と
して、出力信号15をテスト終了信号としてそれぞれ用い
ることになる。そして、このテスト用回路６が正論理動
作であるか負論理動作であるかや、第１のゲート４およ
び第２のゲート５の種別によっては出力信号14をテスト
終了信号として、出力信号15をテスト開始信号としてそ
れぞれ用いることもある。

【００１７】

【実施例】図２〜図４を参照して本発明の実施例を説明
する。図２は、反転信号生成部をＤフリップフロップで
構成したときのテスト用回路を示す説明図であり、21は
クロック端子, 22はテスト用信号が加えられる外部端
子, 23はＤフリップフロップ, 24はこのＤフリップフロ
ップ23の入力端子に接続されたインバータ，25はこのＤ
フリップフロップ23のイネーブル端子に接続されたイン
バータ，26はこのＤフリップフロップ23の出力端子に接
続されたインバータ, 27は第１のＯＲゲ−ト，28は第２
のＯＲゲ−ト，29はテスト用回路をそれぞれ示してい
る。

【００１８】ここで、第１のＯＲゲ−ト27の入力信号と
してテスト用信号31とインバータ26の出力信号が、また
第2 のＯＲゲ−ト28の入力信号としてテスト用信号31と
Ｄフリップフロップ23の出力信号34がそれぞれ与えられ
ている。

【００１９】また、テスト用信号31は、外部端子22から
インバータ25を介してＤフリップフロップ23のイネーブ
ル端子に供給されているため、このＤフリップフロップ
23は、テスト用信号31が“Ｌ”レベルのときのみ動作可
能状態となってクロック32の“Ｈ”レベルでは入力信号
33がそのまま出力信号34として転送されるスルーモード
となり、またクロック32の“Ｌ”レベルではその前のス
ルーモードのときの出力信号34がラッチされることにな
る。

【００２０】したがって、リセット動作や電源オン動作
により初期設定されるＤフリップフロップ23の入力信号
33が“Ｈ”レベルの場合、図のタイムチャートで示すよ
うに、テスト用信号31の最初の“Ｌ”レベルで（ｔ₁ の
間）Ｄフリップフロップ23の出力信号34は“Ｈ”レベル
となり、その結果、第１のＯＲゲ−ト27の二つの入力信
号はともに“Ｌ”レベルとなってその出力信号35も
“Ｌ”レベルとなり、また第２のＯＲゲ−ト28の二つの
入力信号は“Ｈ”レベルと“Ｌ”レベルとになってその
出力信号35は“Ｈ”レベルとなる。なお、Ｄフリップフ
ロップ23の出力信号34の変化に基づいてその入力信号33
は“Ｌ”レベルとなる。

【００２１】そして、テスト用信号31の次の“Ｌ”レベ
ルで（ｔ₂ の間）Ｄフリップフロップ23の出力信号34は
“Ｌ”レベルに変化するため、前のときとは逆に、第１
のＯＲゲ−ト27の出力信号35は“Ｈ”レベルのままとな
り、また第２のＯＲゲ−ト28の出力信号36は“Ｌ”レベ
ルに変化する。

【００２２】このように、共通の外部端子22に加えられ
るテスト用信号31の最初の“Ｌ”レベルで第１のＯＲゲ
−ト27の出力信号35が“Ｌ”レベルとなり、また次の
“Ｌ”レベルで第２のＯＲゲ−ト27の出力信号36が
“Ｌ”レベルとなり、それぞれの出力信号をテスト開始
信号（出力信号35）とテスト終了信号（出力信号36）と
に使い分けることができる。

【００２３】図３は、本発明のテスト用回路を備えた演
算部を示す説明図であり、この中のモードセレクト用外
部端子61，制御ユニット64, アドレスカウンタ65, ＲＡ
Ｍ66, モードセレクタ67および68, 演算器69, 出力端子
70のそれぞれは図６の従来のものと同じ内容である。

【００２４】そして、従来の演算部と相違しているの
は、図６のテスト開始信号用外部端子62とテスト終了信
号用外部端子63とを兼用する外部端子22を設けた点と、
この外部端子22からのテスト用信号31が入力として加え
られるテスト用回路29の二つの出力信号の中の一方をテ
スト開始信号として、また他方をテスト終了信号として
用いるようにした点である。

【００２５】図４は、Ｓum命令の通常動作モードと試験
モードでのタイムチャートを示す説明図であり、41はク
ロック, 42はモードセレクタ信号, 43は演算開始（パイ
プライン処理開始）信号, 44は演算終了信号, 45はテス
ト開始信号およびテスト終了信号, 46は１ビットでクロ
ックの立ち上がりで逐次変化するデ−タ, 47はＳum命令
に対する出力信号をそれぞれ示している。

【００２６】ここで、Ｓum命令とは、演算開始（パイプ
ライン処理開始）信号43および演算終了信号44で特定さ
れる有効デ−タ46の中の「０」の個数を求めるものであ
り、同種の命令としては、有効デ−タ46の中の最初の
「０」の位置を求めるSearch命令がある。

【００２７】図示のＳum命令においては、通常動作モー
ドのときには８個の有効デ−タ中に５個の「０」が存在
したことが、また試験モードのときには６個の有効デ−
タ中に５個の「０」が存在したことがそれぞれ出力され
ている。なお、このときの各有効データは複数の行列デ
ータのそれぞれに対応して設けられたマスクビットであ
る。

【００２８】

【発明の効果】本発明は、このように、演算開始信号と
演算終了信号とによって特定される一連の有効デ−タへ
の各種演算についての試験の際に必要となるテスト開始
信号およびテスト終了信号を、単一の外部端子に加えら
れるディジタル形式のテスト用信号に基づいて作成する
ようにしているため、従来のように、演算開始信号を与
えるための外部端子と演算終了信号を与えるための外部
端子とを個々に設けたものに比べて、内部回路よりも大
きなスペースをとる外部端子が減り、回路素子の小型化
を図ることができる。

【図面の簡単な説明】

【図１】本発明の、原理説明図である。

【図２】本発明の、反転信号生成部をＤフリップフロッ
プで構成したときのテスト用回路を示す説明図である。

【図３】本発明の、テスト用回路を備えた演算部を示す
説明図である。

【図４】本発明の、Ｓum命令の通常動作モードと試験モ
ードでのタイムチャートを示す説明図である。

【図５】一般的な、ベクトルデ−タとその演算開始信号
および演算終了信号とのタイムチャートを示す説明図で
ある。

【図６】従来の、テスト開始信号用外部端子とテスト終
了信号用外部端子とを個々に備えた演算部を示す説明図
である。

【符号の説明】

図１において、 １・・・テスト信号用の外部端子 ２・・・反転信号生成部 ３・・・インバータ ４・・・第１のゲ−ト ５・・・第２のゲ−ト ６・・・テスト用回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 外部端子に加えられるディジタル形式の
   テスト用信号に基づいてテスト開始信号とテスト終了信
   号とを生成するテスト用回路であって、 前記テスト用信号が入力され、当該テスト用信号のレベ
   ル変化に応じて出力信号が交互に反転する反転信号出力
   部と、 当該反転信号出力部の出力信号が入力として加えられる
   インバータと、 前記反転信号出力部の出力信号と前記テスト用信号と
   が、個々に、入力として加えられる第１のゲートとを備
   え、 前記インバータの出力信号と前記テスト用信号とが、個
   々に、入力として加えられる第２のゲートと、 これら第１のゲートおよび第２のゲートのいずれか一方
   の出力信号を前記テスト開始信号として用い、またいず
   れか他方の出力信号を前記テスト終了信号として用いる
   ようにしたことを特徴とするテスト用回路。
2. 【請求項２】 前記反転信号出力部として、クロック端
   子と前記テスト用信号が入力されるイネーブル端子とを
   持ち、かつ、出力端子からインバータを介して入力端子
   へいたる帰還回路を形成したＤフリップフロップを用い
   ることを特徴とする請求項１記載のテスト用回路。