JPS62165162A - 論理回路テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、論理回路のテストを行なうためのテスト回
路に関するものである。

〔従来の技術〕

第２図は従来のこの種のテスト回路を示し、図において
、１はフリップフロップ回路、２は組み合わせ論理回路
、３は制御回路、４はモード制御信号端子、５はスキャ
ン入力端子、６はクロック信号端子、７はスキャン出力
端子である。

ここで制御回路３はモード制御信号４が“ｌ”のときフ
リップフロップ回路の出力信号を出力し、モード制御信
号４が“０”のとき組み合わせ論理回路２からの信号を
出力する回路である。

まずモード制御信号４を“１”とすると各フリップフロ
ップ回路が直接績されてシフトレジスタになるのでスキ
ャンパスが形成され、スキャン入力端子５からデータを
入力することにより、各フリップフロップ回路にはクロ
ック信号６に同期して任意の値をセットすることができ
る。

次にモード制御信号４を“Ｏ”とすると、クロック信号
６に同期して組み合わせ論理回路からの出力信号が次段
のフリップフロップ回路に入力される。

さらにモード制御信号４を“１″とすることにより、ス
キャン出力端子７よりクロック信号６に同期して各フリ
ップフロップ回路の値を読み出すことができる。

これにより組み合わせ論理回路のテストが可能となる。

〔発明が解決しようとする問題点〕

従来の論理回路テスト回路は以上のように構成されてい
るので、所望のフリップフロップ回路の値を見たい場合
には、これより後段のフリップフロップ回路の値を全て
出力させる必要があり、また継続してテストを行なうた
めには、改めてスキャン入力端子より所要のデータを人
力して、値を出力させる前の状態にフリップフロップ回
路をセットし直さなければならないという問題点があっ
た。

この発明はかかる問題点を解決するためになされたもの
で、任意のフリップフロップ回路を指定してこの出力信
号をＭ１続してトレースすることを可能とする論理回路
テスト回路を得ることを目的としている。

〔問題点を解決するための手段〕

この発明に係る論理回路テスト回路は、フリップフロッ
プ回路の値をラッチするラッチ回路を設けるとともに、
該ラッチ回路の値に応じてフリップフロップ回路の値を
出力するための出力手段を設けるようにしたものである
。

〔作用〕

この発明においては、フリップフロップ回路及び制御回
路を介して任意のラッチ回路にデータを入力すれば出力
手段が当該ラッチ回路に対応したフリップフロップ回路
の出力を外部に出力するから、任意のフリップフロップ
回路の値を出力信号線より読み出すことができるととも
に、指定したフリップフロップ回路の値をｗＡ続してト
レースすることが可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による論理回路テスト回路を示
す図で、図において、第２図と同一符号は同一部分を示
し、８はラッチ回路、９はフリップフロップ回路の値を
ラッチ回路に人力するか否かを制御するための制御信号
、１０．１１はトランスミッションゲート、１２は出力
端子、１３は出力信号線である。

次に動作について説明する。

まず、値を読み出したいフリップフロップ回路を指定す
る。これはモード制御信号４を“１”として、スキャン
入力端子５からクロック信号６に同期してアドレス信号
を入力し、値を読み出したいフリップフロップ回路だけ
が１”となるようにセットすることで可能である。ここ
で、制御信号９を“１′として各フリップフロップ回路
の値をラッチ回路に入力する。

次にテストを行なう。モード制御信号４を“１゛制制御
分９を“φ”として、スキャン入力端子５からクロック
信号６に同期して、各フリップフロップ回路に任意の値
をセットする。ここで、モード制御信号４を“φ”とす
ると、組み合わせ論理回路から出力された信号がクロッ
ク信号６に同期して次段のフリップフロップ回路に入力
される。

このとき“１”をラッチしているラッチ回路のみが、ト
ランスミッションゲート１１をオンしているので、指定
したフリップフロップ回路の値を出力端子１２より読み
出すことができる。以後、クロック信号６に同期して指
定したフリップフロップ回路の値が変化する様子を継続
して出力端子１２より読み出すことが可能である。

以上の操作により、任意のフリップフロップ回路の値を
読み出すことができるとともに、指定したフリップフロ
・ノブ回路の値を継続してトレースすることが可能とな
る。

〔発明の効果〕

以上のように、この発明に係る論理回路テスト、回路に
よれば、フリップフロップ回路の値をラッチするラッチ
回路を設けるとともに、フリップフロップ回路の値を出
力する出力手段を設けるようにしたので、特別にアドレ
ス線を設けることなく、スキャンバスを使って任意のフ
リップフロップ回路を指定して、この値を読み出すこと
ができるとともに、指定したフリップフロップ回路の値
を継続してトレースすることが可能となる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による論理回路テスト回路
を示す図、第２図は従来のテスト回路を示す図である。 図において、１はフリップフロップ回路、２は組み合わ
せ論理回路、３は制御回路、４はモード制御信号、５は
スキャン入力端子、６はクロック信号、７はスキャン出
力端子、８はラッチ回路、９はフリップフロップ回路の
値をラッチ回路に入力する制御信号、１１はトランスミ
ッションゲート（出力手段）、１２は出力端子、１３は
出力信号線である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）相互に直列接続され各回路より組合わせ論理回路
   に対するテストデータが出力される複数のフリップフロ
   ップ回路と、 該各フリップフロップ回路間に挿入され外部指示により
   フリップフロップ回路出力または上記論理回路出力のい
   ずれかを次段のフリップフロップ回路に出力する複数の
   制御回路と、 外部指示により上記各フリップフロップ回路出力をラッ
   チする複数のラッチ回路と、 該各ラッチ回路出力に応じて当該ラッチ回路に対応した
   フリップフロップ回路出力を外部に取出す出力手段とを
   備えたことを特徴とする論理回路テスト回路。