JP3541776B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP3541776B2 JP3541776B2 JP2000093161A JP2000093161A JP3541776B2 JP 3541776 B2 JP3541776 B2 JP 3541776B2 JP 2000093161 A JP2000093161 A JP 2000093161A JP 2000093161 A JP2000093161 A JP 2000093161A JP 3541776 B2 JP3541776 B2 JP 3541776B2
- Authority
- JP
- Japan
- Prior art keywords
- working memory
- output
- bit
- data
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ワーキングメモリを用いるマイクロコンピュータに関する。
【０００２】
【従来の技術】
マイクロコンピュータの構成としては、図３に示す構成のものが知られている。図３において、３００はワーキングメモリ、３０１はワーキングメモリ３００の出力を記憶するレジスタ、３０２はワーキングメモリ３００の出力を記憶するレジスタ、３０３は前記レジスタ３０１の出力、前記レジスタ３０２の出力を入力し演算する機能を有する演算器、３０４は前記演算器３０３の出力Ｓ３０３を入力し記憶するレジスタ、３０５はレジスタ３０４の出力Ｓ３０４を入力とし記憶するワーキングメモリである。
【０００３】
上記従来構成のマイクロコンピュータについてその動作を説明する。まず、前記ワーキングメモリ１０２から前記レジスタ３０１と前記レジスタ３０２に演算するデータをそれぞれ書き込む。次に前記演算器３０３は、前記レジスタ３０１と、前記レジスタ３０２の出力を演算し、演算結果出力Ｓ３０３をレジスタ３０４に書き込む。次にレジスタ３０４はワーキングメモリ３０５にデータを書き込む。
【０００４】
以上のように、演算をする場合にはワーキングメモリ３００からレジスタ３０１とレジスタ３０２のそれぞれに一旦データを記憶し、レジスタ３０１とレジスタ３０２の出力を演算器３０３に入力する。その次に演算器３０３からの出力を一旦レジスタ３０４に記憶し、ワーキングメモリ３０５に書き込んで、一回の演算処理が終了する。
【０００５】
【発明が解決しようとする課題】
マイクロコンピュータは、回路規模を小さく、演算を高速に処理することが要求されている。しかしながら、上記従来の構成では、演算をする場合は必ずワーキングメモリからレジスタへのデータの記憶動作が必要であった。
【０００６】
本発明は、マイクロコンピュータの演算装置において、回路規模を小さくし、処理時間を短くすることを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１記載のマイクロコンピュータは、ｎ（ｎは自然数）ビットのデータ入力端子とｎビットのデータ出力端子とを有する第１のワーキングメモリと、ｎビットのデータ入力端子とｎビットのデータ出力端子とを有する第２のワーキングメモリと、前記第１のワーキングメモリのデータ出力端子に接続されたｎビットの第１の入力端子と、前記第２のワーキングメモリのデータ出力端子に接続されたｎビットの第２の入力端子と、前記第１の入力端子から入力されたｎビットのデータと前記第２の入力端子から入力されたｎビットのデータとを演算した結果の２ｎビットの演算データのうち上位ｎビットが前記第１のワーキングメモリのデータ入力端子に出力され下位ｎビットが前記第２のワーキングメモリのデータ入力端子に出力された２ｎビットの出力端子とを有する演算器とを有し、前記第１のワーキングメモリと前記第２のワーキングメモリは前記演算器から出力された演算データを同時に書き込むことを特徴とするものである。
【０００８】
また、上記課題を解決するため、本発明の請求項２記載のマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記演算器の演算とは乗算であることを特徴とするものである。
【０００９】
また、上記課題を解決するため、本発明の請求項３記載のマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記演算器の出力端子の２ｎビットのデータのうち、上位ｎビットを前記第２のワーキングメモリのデータ入力端子に、下位ｎビットを前記第１のワーキングメモリのデータ入力端子に、各々出力することが選択可能な選択器を更に有することを特徴とするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１と図２とを用いて説明する。
【００１２】
（実施の形態１）
図１は実施の形態１に係わるマイクロコンピュータのブロック図である。図１において、１００は１６ビットの入力Ｓ１０２ａを入力し、１６ビットの出力Ｓ１００を出力するワーキングメモリ、１０１は１６ビットの入力１０２ｂを入力し、１６ビットの出力Ｓ１０１を出力するワーキングメモリ、１０２はワーキングメモリ１００の出力Ｓ１００と、ワーキングメモリ１０１の出力Ｓ１０１とを入力し演算を行う演算器である。演算器１０２は３２ビットの出力Ｓ１０２を出力し、出力Ｓ１０２の上位１６ビットである入力１０２ａは、ワーキングメモリ１００に格納され、出力Ｓ１０２の下位１６ビットは、入力１０２ｂとしてワーキングメモリ１０１に格納される。
【００１３】
以上のように構成された演算装置について、以下、その動作を述べる。ワーキングメモリ１００から１６ビットの出力Ｓ１００が出力され、演算回路１０２に入力される。また、ワーキングメモリ１０１から１６ビット出力Ｓ１０１が出力され、演算回路１０２に入力される。演算回路１０２では、出力Ｓ１００と出力Ｓ１０１との乗算を行う。そして、乗算と同じサイクルにおいて、演算器１０２の演算結果である出力Ｓ１０２の上位の１６ビットをワーキングメモリ１００に、下位の１６ビットをワーキングメモリ１０１に同時に書き込む。
【００１４】
以上のように、ワーキングメモリの出力を演算回路に入力し演算、さらに演算結果をそのままワーキングメモリ１００、ワーキングメモリ１０１に書き込むことで、レジスタに一旦書き込む必要がなくなり、回路削減、処理時間の短縮が可能になる。
【００１５】
（実施の形態２）
図２は実施の形態２に係わるマイクロコンピュータのブロック図である。図２において、２００、２０１はそれぞれ、１６ビットの出力Ｓ２０１、Ｓ２０２を出力するワーキングメモリ、２０２はワーキングメモリ２００、２０１の出力Ｓ２００、Ｓ２０１とを演算し、３２ビットの出力Ｓ２０２を出力する演算器である。演算器２０２の出力Ｓ２０２は、選択器２０３において、選択信号Ｓ２００によって、任意の１６ビットが選択され、出力Ｓ２０３ａ、Ｓ２０３ｂとしてそれぞれワーキングメモリ２００、２０１に供給される。
【００１６】
以上のように構成された演算装置について、以下、その動作を述べる。ワーキングメモリ２００から１６ビットの出力Ｓ２００が出力され、演算回路２０２に入力される。また、ワーキングメモリ２０１から１６ビット出力Ｓ２０１が出力され、演算回路２０２に入力される。演算回路２０２では、出力Ｓ２００と出力Ｓ２０１との乗算を行い演算結果を得る。演算器２０２の３２ビットの出力Ｓ２０２は、選択回路２０３に入力される。選択回路２０３では、選択信号Ｓ２００が１の場合は、演算回路２０２の出力Ｓ２０２の１ビット目から１６ビット目までを出力Ｓ２０３ａとし、１７ビット目から３２ビット目までをＳ２０３ｂとする。選択信号Ｓ２００が０の場合は、選択信号Ｓ２００が１の場合と逆の選択を行う。そして、ワーキングメモリ２００とワーキングメモリ２０１の両方のワーキングメモリに同時に書き込む。
【００１７】
上記のようにワーキングメモリの出力を演算回路に入力し演算、さらに演算結果をそのままワーキングメモリ１００、ワーキングメモリ１０１に書き込むことで、レジスタに一旦書き込む必要がなくなり、回路削減、処理時間の短縮が可能になる。また、選択回路２０３で演算器２０２の出力Ｓ２０２のビット位置を入れ替えることにより、演算の種類を増やすことが可能となる。
【００１８】
なお、以上の説明では、ワーキングメモリ１００、１０１の両方にデータを書き込んだ例で説明したが、どちらか一方のみに演算結果を書き込むことによっても同様に実施可能である。
【００１９】
また、以上の説明では、ワーキングメモリを２つ用いて構成した例で説明したが、その他ワーキングメモリは１つでも、また３つ以上であっても同様に実施可能である。
【００２０】
【発明の効果】
以上のように本発明によれば、マイクロコンピュータの回路を削減し、かつ処理時間を短く出来る、という有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係わるマイクロコンピュータのブロック図
【図２】本発明の実施の形態２に係わるマイクロコンピュータのブロック図
【図３】従来のマイクロコンピュータのブロック図
【符号の説明】
１００ ワーキングメモリ
１０１ ワーキングメモリ
１０２ 演算器
２００ ワーキングメモリ
２０１ ワーキングメモリ
２０２ 演算器
２０３ 選択回路
【発明の属する技術分野】
本発明は、ワーキングメモリを用いるマイクロコンピュータに関する。
【０００２】
【従来の技術】
マイクロコンピュータの構成としては、図３に示す構成のものが知られている。図３において、３００はワーキングメモリ、３０１はワーキングメモリ３００の出力を記憶するレジスタ、３０２はワーキングメモリ３００の出力を記憶するレジスタ、３０３は前記レジスタ３０１の出力、前記レジスタ３０２の出力を入力し演算する機能を有する演算器、３０４は前記演算器３０３の出力Ｓ３０３を入力し記憶するレジスタ、３０５はレジスタ３０４の出力Ｓ３０４を入力とし記憶するワーキングメモリである。
【０００３】
上記従来構成のマイクロコンピュータについてその動作を説明する。まず、前記ワーキングメモリ１０２から前記レジスタ３０１と前記レジスタ３０２に演算するデータをそれぞれ書き込む。次に前記演算器３０３は、前記レジスタ３０１と、前記レジスタ３０２の出力を演算し、演算結果出力Ｓ３０３をレジスタ３０４に書き込む。次にレジスタ３０４はワーキングメモリ３０５にデータを書き込む。
【０００４】
以上のように、演算をする場合にはワーキングメモリ３００からレジスタ３０１とレジスタ３０２のそれぞれに一旦データを記憶し、レジスタ３０１とレジスタ３０２の出力を演算器３０３に入力する。その次に演算器３０３からの出力を一旦レジスタ３０４に記憶し、ワーキングメモリ３０５に書き込んで、一回の演算処理が終了する。
【０００５】
【発明が解決しようとする課題】
マイクロコンピュータは、回路規模を小さく、演算を高速に処理することが要求されている。しかしながら、上記従来の構成では、演算をする場合は必ずワーキングメモリからレジスタへのデータの記憶動作が必要であった。
【０００６】
本発明は、マイクロコンピュータの演算装置において、回路規模を小さくし、処理時間を短くすることを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１記載のマイクロコンピュータは、ｎ（ｎは自然数）ビットのデータ入力端子とｎビットのデータ出力端子とを有する第１のワーキングメモリと、ｎビットのデータ入力端子とｎビットのデータ出力端子とを有する第２のワーキングメモリと、前記第１のワーキングメモリのデータ出力端子に接続されたｎビットの第１の入力端子と、前記第２のワーキングメモリのデータ出力端子に接続されたｎビットの第２の入力端子と、前記第１の入力端子から入力されたｎビットのデータと前記第２の入力端子から入力されたｎビットのデータとを演算した結果の２ｎビットの演算データのうち上位ｎビットが前記第１のワーキングメモリのデータ入力端子に出力され下位ｎビットが前記第２のワーキングメモリのデータ入力端子に出力された２ｎビットの出力端子とを有する演算器とを有し、前記第１のワーキングメモリと前記第２のワーキングメモリは前記演算器から出力された演算データを同時に書き込むことを特徴とするものである。
【０００８】
また、上記課題を解決するため、本発明の請求項２記載のマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記演算器の演算とは乗算であることを特徴とするものである。
【０００９】
また、上記課題を解決するため、本発明の請求項３記載のマイクロコンピュータは、請求項１記載のマイクロコンピュータにおいて、前記演算器の出力端子の２ｎビットのデータのうち、上位ｎビットを前記第２のワーキングメモリのデータ入力端子に、下位ｎビットを前記第１のワーキングメモリのデータ入力端子に、各々出力することが選択可能な選択器を更に有することを特徴とするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１と図２とを用いて説明する。
【００１２】
（実施の形態１）
図１は実施の形態１に係わるマイクロコンピュータのブロック図である。図１において、１００は１６ビットの入力Ｓ１０２ａを入力し、１６ビットの出力Ｓ１００を出力するワーキングメモリ、１０１は１６ビットの入力１０２ｂを入力し、１６ビットの出力Ｓ１０１を出力するワーキングメモリ、１０２はワーキングメモリ１００の出力Ｓ１００と、ワーキングメモリ１０１の出力Ｓ１０１とを入力し演算を行う演算器である。演算器１０２は３２ビットの出力Ｓ１０２を出力し、出力Ｓ１０２の上位１６ビットである入力１０２ａは、ワーキングメモリ１００に格納され、出力Ｓ１０２の下位１６ビットは、入力１０２ｂとしてワーキングメモリ１０１に格納される。
【００１３】
以上のように構成された演算装置について、以下、その動作を述べる。ワーキングメモリ１００から１６ビットの出力Ｓ１００が出力され、演算回路１０２に入力される。また、ワーキングメモリ１０１から１６ビット出力Ｓ１０１が出力され、演算回路１０２に入力される。演算回路１０２では、出力Ｓ１００と出力Ｓ１０１との乗算を行う。そして、乗算と同じサイクルにおいて、演算器１０２の演算結果である出力Ｓ１０２の上位の１６ビットをワーキングメモリ１００に、下位の１６ビットをワーキングメモリ１０１に同時に書き込む。
【００１４】
以上のように、ワーキングメモリの出力を演算回路に入力し演算、さらに演算結果をそのままワーキングメモリ１００、ワーキングメモリ１０１に書き込むことで、レジスタに一旦書き込む必要がなくなり、回路削減、処理時間の短縮が可能になる。
【００１５】
（実施の形態２）
図２は実施の形態２に係わるマイクロコンピュータのブロック図である。図２において、２００、２０１はそれぞれ、１６ビットの出力Ｓ２０１、Ｓ２０２を出力するワーキングメモリ、２０２はワーキングメモリ２００、２０１の出力Ｓ２００、Ｓ２０１とを演算し、３２ビットの出力Ｓ２０２を出力する演算器である。演算器２０２の出力Ｓ２０２は、選択器２０３において、選択信号Ｓ２００によって、任意の１６ビットが選択され、出力Ｓ２０３ａ、Ｓ２０３ｂとしてそれぞれワーキングメモリ２００、２０１に供給される。
【００１６】
以上のように構成された演算装置について、以下、その動作を述べる。ワーキングメモリ２００から１６ビットの出力Ｓ２００が出力され、演算回路２０２に入力される。また、ワーキングメモリ２０１から１６ビット出力Ｓ２０１が出力され、演算回路２０２に入力される。演算回路２０２では、出力Ｓ２００と出力Ｓ２０１との乗算を行い演算結果を得る。演算器２０２の３２ビットの出力Ｓ２０２は、選択回路２０３に入力される。選択回路２０３では、選択信号Ｓ２００が１の場合は、演算回路２０２の出力Ｓ２０２の１ビット目から１６ビット目までを出力Ｓ２０３ａとし、１７ビット目から３２ビット目までをＳ２０３ｂとする。選択信号Ｓ２００が０の場合は、選択信号Ｓ２００が１の場合と逆の選択を行う。そして、ワーキングメモリ２００とワーキングメモリ２０１の両方のワーキングメモリに同時に書き込む。
【００１７】
上記のようにワーキングメモリの出力を演算回路に入力し演算、さらに演算結果をそのままワーキングメモリ１００、ワーキングメモリ１０１に書き込むことで、レジスタに一旦書き込む必要がなくなり、回路削減、処理時間の短縮が可能になる。また、選択回路２０３で演算器２０２の出力Ｓ２０２のビット位置を入れ替えることにより、演算の種類を増やすことが可能となる。
【００１８】
なお、以上の説明では、ワーキングメモリ１００、１０１の両方にデータを書き込んだ例で説明したが、どちらか一方のみに演算結果を書き込むことによっても同様に実施可能である。
【００１９】
また、以上の説明では、ワーキングメモリを２つ用いて構成した例で説明したが、その他ワーキングメモリは１つでも、また３つ以上であっても同様に実施可能である。
【００２０】
【発明の効果】
以上のように本発明によれば、マイクロコンピュータの回路を削減し、かつ処理時間を短く出来る、という有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係わるマイクロコンピュータのブロック図
【図２】本発明の実施の形態２に係わるマイクロコンピュータのブロック図
【図３】従来のマイクロコンピュータのブロック図
【符号の説明】
１００ ワーキングメモリ
１０１ ワーキングメモリ
１０２ 演算器
２００ ワーキングメモリ
２０１ ワーキングメモリ
２０２ 演算器
２０３ 選択回路
Claims (3)
- ｎ（ｎは自然数）ビットのデータ入力端子とｎビットのデータ出力端子とを有する第１のワーキングメモリと、
ｎビットのデータ入力端子とｎビットのデータ出力端子とを有する第２のワーキングメモリと、
前記第１のワーキングメモリのデータ出力端子に接続されたｎビットの第１の入力端子と、前記第２のワーキングメモリのデータ出力端子に接続されたｎビットの第２の入力端子と、前記第１の入力端子から入力されたｎビットのデータと前記第２の入力端子から入力されたｎビットのデータとを演算した結果の２ｎビットの演算データのうち上位ｎビットが前記第１のワーキングメモリのデータ入力端子に出力され下位ｎビットが前記第２のワーキングメモリのデータ入力端子に出力された２ｎビットの出力端子とを有する演算器とを有し、
前記第１のワーキングメモリと前記第２のワーキングメモリは前記演算器から出力された演算データを同時に書き込むことを特徴とするマイクロコンピュータ。 - 前記演算器の演算とは乗算であることを特徴とする請求項１記載のマイクロコンピュータ。
- 前記演算器の出力端子の２ｎビットのデータのうち、上位ｎビットを前記第２のワーキングメモリのデータ入力端子に、下位ｎビットを前記第１のワーキングメモリのデータ入力端子に、各々出力することが選択可能な選択器を更に有することを特徴とする請求項１記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093161A JP3541776B2 (ja) | 2000-03-30 | 2000-03-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000093161A JP3541776B2 (ja) | 2000-03-30 | 2000-03-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001282504A JP2001282504A (ja) | 2001-10-12 |
| JP3541776B2 true JP3541776B2 (ja) | 2004-07-14 |
Family
ID=18608381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000093161A Expired - Fee Related JP3541776B2 (ja) | 2000-03-30 | 2000-03-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3541776B2 (ja) |
-
2000
- 2000-03-30 JP JP2000093161A patent/JP3541776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001282504A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2501711B2 (ja) | ワンチップディジタル信号プロセッサ | |
| JP4002151B2 (ja) | 情報処理装置 | |
| JPS6227412B2 (ja) | ||
| JP3541776B2 (ja) | マイクロコンピュータ | |
| JPS6141017B2 (ja) | ||
| JP2002229970A (ja) | Ｓｉｍｄ積和演算方法、積和演算回路、および、半導体集積回路装置 | |
| JP3305406B2 (ja) | プログラム制御のプロセッサ | |
| JP3332606B2 (ja) | マイクロプロセッサ | |
| US7213127B2 (en) | System for producing addresses for a digital signal processor | |
| JP3931751B2 (ja) | レジスタの書き込み制御 | |
| JPS6115233A (ja) | 乗算器 | |
| JP3547309B2 (ja) | 演算装置 | |
| JP3723311B2 (ja) | 並列演算プロセッサ | |
| JPS5839347A (ja) | プロセツサ | |
| JP2002182905A (ja) | ディジタル信号処理プロセッサ | |
| JP3088956B2 (ja) | 演算装置 | |
| JPH02230320A (ja) | データ処理装置 | |
| JPH0535472A (ja) | マイクロコンピユータ | |
| JPS62182852A (ja) | 信号処理プロセツサ | |
| KR19990021768A (ko) | 디지탈신호처리기 | |
| JPH05165875A (ja) | ベクトル演算処理装置 | |
| JPH1139282A (ja) | データ処理装置 | |
| JPS6148177B2 (ja) | ||
| JP2007122209A (ja) | ３次元グラフィックス描画装置、その方法及びプログラム | |
| JPH07120258B2 (ja) | 演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |