JPH07120258B2 - 演算処理装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、データ処理技術さらにはデジタル演算方式
に適用して特に有効な技術に関し、例えば固定小数点演
算及び浮動小数点演算が可能な演算用プロセッサに利用
して有効な技術に関する。

［従来の技術］ 従来、［株］日立製作所製DSP（デジタル・シグナル・
プロセッサ）HD61810のような演算用プロセッサは、例
えば第５図に示すように構成されている。すなわち、デ
ータRAM1に格納されているオペランド（演算される数）
やデータROM2に格納されている各種定数が、データパス
3a,3bを介して乗算器４もしくは演算論理ユニット５に
供給される。乗算器４及び演算論理ユニット５は、各々
固定小数点演算と浮動小数点演算のいずれの演算をも行
えるように構成されている。乗算器４及び演算論理ユニ
ット５において算出された演算結果は、一旦アキューム
レータ６に保持されてから、データバス７を介して、上
記データRAM1内に格納されるようになっている。

［発明が解決しようとする問題点］ 上記演算用プロセッサは、データパス3a,3bやデータバ
ス７、演算器4,5及びアキュームレータ６が、16ビット
の仮数部用と４ビットの指定部用とに分かれて構成され
ている。そして、固定小数点演算を行なう場合には、16
ビットの仮数部用のバスや演算器、アキュームレータの
みを使って演算を実行するようにされていた。そのた
め、データRAM1及びデータROM2を、浮動小数点演算用デ
ータを入れられるように20ビット幅に構成しておくと、
そこに16ビット幅の固定小数点演算用データを入れたと
きに、４ビットの未使用部分が生じる。そのため、メモ
リの使用効率が低下するという問題点があった。

また、上記演算用プロセッサでは、演算論理ユニットが
仮数部についてのみビットシフト等のビット操作機能を
有しており、指数部についてはそのような機能を有して
いないため、指数部のビット操作を行なうことができな
いという不都合があった。

この発明の目的は、固定小数点演算及び浮動小数点演算
のいずれの演算も可能な演算処理装置における演算デー
タの入るデータメモリの使用効率の向上を図ることにあ
る。

この発明の他の目的は、演算論理ユニットの指数部に関
する演算部にビット操作機能を新たに付加しなくても、
指数部に対してビット操作を行なえるような演算処理技
術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、例えばアキュームレータの次段に、浮動小数
点データの仮数部のビットの一部と指数部のビットを入
れ換え可能なセレクタ回路を設けるようにするものであ
る。

［作用］ 上記した手段によれば、ビットの一部が共通である２つ
のデータに関しては、その２つのデータの共通部分のビ
ット列に非共通部分のビットをそれぞれ連続させたよう
な１つの仮データを作成してデータメモリに格納してお
き、演算の際にはデータメモリから読み出された１つの
仮データをセレクタ回路を通して２つの実データに復元
させるようにして、データメモリの使用効率を向上させ
るという上記目的を達成することができる。

また、浮動小数点データの指数部のビット操作を行ない
たい場合には、指数部のビットをセレクタ回路を通して
仮数部に移して、演算論理ユニット内の仮数部に関する
ビット操作機能を利用して実行するようにすることによ
り、何ら演算論理ユニットのハードウェアを変更するこ
となく指数部のビット操作をも実現できるようにすると
いう上記目的を達成するものである。

［実施例］ 第１図には、本発明に係る演算用プロセッサの一実施例
が示されている。

この実施例の演算用プロセッサは前述した従来の演算用
プロセッサ（第５図）とほぼ同一の構成にされている。

異なる点は仮数部用のアキュームレータ6aと指数部用の
アキュームレータ6bの次段に、セレクタ８が設けられて
いる点である。このセレクタ８には仮数部用アキューム
レータ6a内の16ビットのデータのうち下位４ビットと、
指数部用アキュームレータ6b内の４ビットのデータが供
給される。そして、コントローラ14からの制御信号SELc
によって、各ビットのデータをそのまま通過させて次段
バッファ6a,6bへ転送させたり、各４ビットのデータを
交差させてバッファ6a,6bへ転送させることができるよ
うにされている。

仮数部用アキュームレータ6a内のデータのうちセレクタ
８へ供給されない上位12ビットのデータは、そのままバ
ッファ9aへ供給される。バッファ9aに供給された16ビッ
トのデータは仮数部用データバス7a上へ、またバッファ
9bに供給された４ビットのデータは指数部用データバス
7b上へ出力される。

また、上記アキュームレータ6a,6b、セレクタ８及びバ
ッファ9a,9b間のデータの転送や乗算器４、演算論理ユ
ニット５を所定の演算アルゴリズムに従って動作させる
ためのマイクロプログラムが格納されたインストラクシ
ョンROM11が設けられている。インストラクションROM11
は、プログラムカウンタ12によってマイクロ命令（制御
語）の読出しが行なわれる。読み出されたマイクロ命令
はインストラクション・レジスタ13に保持され、コント
ローラ14に供給される。コントローラ14は、マイクロ命
令をデコードし、かつ適当なタイミングで上記セレクタ
制御信号SELc等各種制御信号を形成して、プロセッサ内
の各部に供給してシーケンシャルに動作させる。これに
よって所望の演算等が実行される。

なお、図示されていないが、上記データRAM1やプログラ
ムカウンタ12には、外部の主マイクロプロセッサから適
当なデータを入力できるようにされている。

上記のごとくこの実施例では、アキュームレータ6a,6b
の次段にセレクタ８を設けて、仮数部の一部のビットと
指数部のビットとの交換が行なえるようにされている。
そのため、固定小数点演算時にデータメモリ（特にデー
タROM2）の未使用空間を減らすことができるとともに、
演算論理ユニット５内の仮数部に関するビット操作機能
を利用して指数部のビット操作が行なえるようになる。

次に上記２つの新しい処理を実現する場合の具体的な手
順を第２図〜第４図を用いて説明する。なお、この実施
例では処理を実行するため新たな命令（イクスチェンジ
命令）が用意され、この新命令を含む演算処理を実行す
るための一連のマイクロ命令群が、インストラクション
ROM11内に格納されている。

このイクスチェンジ命令を使用しない通常の演算処理に
おいては、コントローラ14からセレクタ８に供給される
制御信号SELcが例えばロウレベルにされて、アキューム
レータ6a,6bのデータは互いに交差することなくそのま
まバッファ9a,9bへ転送される。そのため、第２図に示
すように、コントローラ14から出力されるアキュームレ
ータ6a,6bへのロード信号AccLに基づいて、演算論理ユ
ニット５から取り込まれたデータA,B,C……が、アキュ
ームレータ出力信号AccOによってバッファ9a,9bを介し
てそのままデータバス7a,7b上へ出力される。

しかして、イクスチェンジ命令が実行されると、セレク
タ制御信号SELcがハイレベルに変化される。そのためロ
ード信号AccLによって演算論理ユニット５からアキュー
ムレータ6a,6bに取り込まれたデータＡは、仮数部の一
部と指数部とがセレクタ８を通過するときに交差され
て、バッファ9a,9bへ転送される。そのため、第３図に
示すように、仮数部の一部と指数部とが交換された仮デ
ータＡ′に交換されてからデータバス7a,7b上に出力さ
れる。そして、この仮データＡ′はデータパス3bより演
算論理ユニット５を通って再びアキュームレータ6a,6b
へ取り込まれる。

上記のようなイクスチェンジ命令が設けられたことによ
り、次のようなメリットが生じる。

すなわち、演算論理ユニット５が仮数部に関してのみビ
ット操作を行なえるように構成されていたとしても、指
数部をセレクタ８を通して仮数部側のバッファ9aへ移
し、それから再び演算論理ユニットに入れて仮数部のビ
ット操作機能を使ってビット操作を実行することができ
る。なお、ビット操作を終了したデータは、イクスチェ
ンジ命令により、再度セレクタ８を通して指数部側バッ
ファ9bへ転送することで指数部に戻してやればよい。

イクスチェンジ命令による第２のメリットは、データメ
モリの未使用空間を減らすことができる点である。

すなわち、上記実施例の演算用プロセッサは、浮動小数
点演算の他、固定小数点演算も行なえるようにされてい
るが、固定小数点演算は16ビットの仮数部分のハードウ
ェアを使って実行するようにされている。そのため、20
ビットの浮動小数点データに合せて20ビット幅に構成さ
れたデータメモリ1,2に、16ビットの固定小数点データ
をそのまま入れるようにすると４ビットの未使用空間が
生じる。

しかして、第４図に示すように例えば16ビットのデータ
の上位12ビットが共通で下位４ビットのみ異なる２つの
固定小数点データＡとＢがあった場合に、一方のデータ
Ａを仮数部に入れ、かつ他方のデータＢの下位４ビット
を指数部に対応するビット位置に入れてなる20ビットの
一つの仮データＣを形成し、これをデータROM2に入れて
おくようにする。このようにすると、20ビットで２つの
固定小数点データを記憶することができ、データROM2の
未使用空間が大幅に減少される。

上記のごとく20ビットの仮データの形で記憶されたデー
タのうち一方（データＢ）の使用するときは、前述のイ
クスチェンジ命令を使って、指数部の４ビットと仮数部
の下位４ビットを入れ換えてやることで復元させること
ができる。

同様に適当なハードウェアを付加することでデータRAM1
に格納される固定小数点データに関しても20ビットの仮
データを作成することで未使用空間を減らすことができ
る。

なお、上記実施例では、仮数部が16ビットまた指数部が
４ビットからなる20ビットの浮動小数点データの演算を
行なえるように構成された演算プロセッサについて説明
したが、浮動小数点データのビット構成は実施例のもの
に限定されないことはいうまでもない。

以上説明したように上記実施例は、例えばアキュームレ
ータの次段に、仮数部のデータの一部と指数部のデータ
を入れ換え可能なセレクタ回路を設けるようにしたの
で、ビットの一部が共通である２つのデータに関して
は、その２つのデータの共通部分のビット列に非共通部
分のビットをそれぞれ連続させたような１つの仮データ
を作成してデータメモリ格納しておき、演算の際にはデ
ータメモリから読み出された１つの仮データをセレクタ
を通して２つの実データに復元させることができるとい
う作用により、データメモリの使用効率が向上されると
いう効果がある。

また、演算論理ユニットが仮数部に関してのみビット操
作を行なう機能を有するようにされた演算処理装置にお
いて、アキュームレータの次段に、仮数部のデータの一
部と指数部のデータを入れ換え可能なセレクタ回路を設
けるようにしたので、浮動小数点データの指数部のビッ
ト操作を行ないたい場合には、指数部のビットを上記セ
レクタを通して仮数部に移して、演算論理ユニット内の
仮数部に関するビット操作機能を利用してビット操作を
行なうことができるという作用により、何ら演算論理ユ
ニットのハードウェアを変更することなく指数部のビッ
ト操作をも実現できるいう効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
指数部分のビットと仮数部分の一部ビットとを入れ換え
るためのビット交換回路（セレクタ）がアキュームレー
タの次段に設けられているが、このビット交換回路は演
算論理ユニットとアキュームレータとの間等他の位置に
設けることも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である演算用プロセッサに
適用したものについて説明したが、この発明はそれに限
定されず、固定小数点演算及び浮動小数点演算が可能な
演算器を備えたデータ処理装置一般に利用することがで
きる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりであ
る。

すなわち、データメモリの使用効率を向上させるととも
に何ら演算論理ユニットのハードウェアを変更すること
なく指数部のビット操作をも実現できる。

【図面の簡単な説明】

第１図は本発明に係る演算用プロセッサの一実施例を示
すブロック図、 第２図は通常の演算処理の際のデータの転送タイミング
を示すタイミングチャート、 第３図はイクスチェンジ命令を実行した場合のデータの
転送タイミングを示すタイミングチャート、 第４図は本発明に係る演算用プロセッサにおけるデータ
メモリへの固定小数点データの格納方式を示す説明図、 第５図は従来の演算用プロセッサの一構成例を示すブロ
ック図である。 １……データメモリ（データRAM）、２……データメモ
リ（データROM）、3a,3b……データパス、４……演算器
（乗算器）、５……演算器（演算論理ユニット）、6a,6
b……アキュームレータ、7a,7b……データバス、８……
ビット交換回路（セレクタ）、9a,9b……バッファ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】固定小数点演算及び浮動小数点演算が可能
   な演算器と、演算されるデータを記憶するデータメモリ
   と、上記演算器による演算結果を一時的に保持するレジ
   スタとを備えた演算処理装置であって、浮動小数点デー
   タの指数部分のビットと仮数部分の一部のビットとを入
   れ換えるためのビット交換手段が設けられてなることを
   特徴とする演算処理装置。
2. 【請求項２】上記演算器は浮動小数点データの仮数部に
   関してのみビット操作を行なう機能を有するように構成
   され、指数部分に関するビット操作は上記仮数部に関す
   るビット操作機能を利用して実行されるようにされてな
   ることを特徴とする特許請求の範囲第１項記載の演算処
   理装置。