JPH04117520A - 浮動小数点演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は浮動小数点演算装置に関し、特に浮動小数点演
算結果と正規化を必要とする浮動小数点演算装置に関す
る。

〔従来の技術〕

従来、この種の浮動小数点演算装置は例えば第２図のよ
うな構成で実現されてきた。

第２図中、５０・５１はそれぞれ浮動小数点演算命令の
実行でオペランドとして使用される指数レジスタ・仮数
レジスタであり５２はメモリである。ここでは浮動小数
点命令がレジスタとメモリ。

メモリとメモリ等２つのオペランド（以下、オペランド
Ａ・オペランドＢと呼ぶ）を用いて実行されるものとす
る。また、指数ワークレジスタ３４と指数ワークレジス
タ３５はそれぞれオペランドＡ・Ｂの指数部を格納する
ワークレジスタであり、仮数ワークレジスタ３６・仮数
ワークレジスタ３７はそれぞれオペランドＡ＠Ｈの仮数
部を格納するワークレジスタである。

浮動小数点演算命令の実行にあたり指数ワークレジスタ
３４・指数ワークレジスタ３５にはそれぞれ指数レジス
タ５０もしくはメモリ５２からとり出したデータの上位
数ビットの値が格納される。

さらに仮数ワークレジスタ３６・仮数ワークレジスタ３
７には、それぞれ仮数レジスタ５１もしくはメモリ５２
からとり出したデータがそのまま格納される。ここでオ
ペランドＡもしくはオペランドＢがメモリから読み出さ
れたデータである場合には、仮数ワークレジスタ３６も
しくは仮数ワークレジスタ３７に格納されたデータの上
位は指数データを含んでいるために、仮数シフタ３８も
しくは仮数シック３９を用いてこれを指数データのビッ
ト数だけ左シフトする必要がある。（レジスタオペラン
ドの場合はシフトしない）。実際の浮動小数点演算はこ
の仮数シフタ３８・仮数シフタ３９の出力および指数ワ
ークレジスタ３４・指数ワークレジスタ３５の出力を用
いて指数演算器４８・仮数演算器４１において行われる
。

次に演算結果チェック回路４２は、仮数演算器４１の出
力が正規形か否かをチェックする。また指数演算器４０
．仮数演算器４１の出力は、それぞれ指数リザルトレジ
スタ４４・仮数リザルトレジスタ４６に格納される。こ
こで、演算結果チェック回路４２において仮数演算器４
１の出力が正規形であると判断された場合にはこの時点
で、指数リザルトレジスタ４４．仮数リザルトレジスタ
４６に格納された値がそれぞれ指数、仮数の演算結果と
なる。また、演算結果チェック回路４２において仮数演
算器４１の出力が正規形でないと判断された場合には、
正規化量検出回路４７において仮数リザルトレジスタ４
６に正規形にするのに必要な左シフト量を求め、指数修
正回路４９において指数リザルトレジスタ４４の出力を
正規化量検出回路４７の出力に応じて修正した値を再び
指数リザルトレジスタ４４へ格納して指数演算結果とし
、正規化シフタ４８において仮数リザルトレジスタ４６
の出力を正規化量検出回路４７の出力に応じて左シフト
した結果を再び仮数リザルトレジスタ４６に格納し仮数
の演算結果とする。

なお、後続する浮動小数点演算命令が現在実行している
命令の結果を用いる場合に、演算結果チェック回路４２
において、仮数演算器４１の出力が正規形であると判断
された場合には、指数演算器４０と仮数演算器４１との
出力をそれぞれ指数リザルトレジスタ４４と仮数リザル
トレジスタ４６とに格納すると同時に、指数ワークレジ
スタ３４・仮数ワークレジスタ３６もしくは指数ワーク
レジスタ３５・仮数ワークレジスタ３７に、指数演算器
４０４１仮数演算器４１の出力をそれぞれ格納し、すぐ
に後続命令を開始する。

しかしながら、演算結果チェック回路４２において仮数
演算器４１の出力が正規形でないと判断された場合には
、前述の正規化シフタ４８における正規化処理を行った
後、指数修正回路４９の出力と正規化シフタ４８の出力
とを、それぞれ指数ワークレジスタ３４と仮数ワークレ
ジスタ３６もしくは指数ワークレジスタ３５と仮数ワー
クレジスタ３７に格納してから後続命令を開始する。

〔発明が解決しようとする課題〕

上述した従来の浮動小数点演算装置によると、ある命令
を実行した結果の仮数演算器出力が正規形でなかった場
合において、後続する命令がその演算結果を使用する場
合、その後続命令は前の命令の正規化処理が終了するま
で開始することができずバイブラインを乱す等の欠点が
生じる。なお、ひとつのプログラム中に演算結果を正規
化する浮動小数点命令が他にいくつか存在すると、後続
する命令が使用するオペランドは殆んどの場合正規形で
ある。

ここで浮動小数点乗算命令に着目すると、乗数Φ被乗数
がともに正規形であると、演算結果の正規化に必要なシ
フト量はたかだか１桁である。また浮動小数点が演算命
令の場合には、このような推測は成り立たないが、指数
の基数が１６である場合では、やはり演算結果の正規化
に必要なシフト量は１桁程度である確率が高い。

以上の性質から、仮数演算器出力の上位数ビット（指数
の基数に依存する）から仮数演算器出力が１桁正規化の
ケースであることを検出し、仮数加算器出力を仮数リザ
ルトレジスタに格納する前に左１桁シフトし、指数演算
結果を補正すれば上述の性能上の問題の大半は解決され
る。しかしながら、このような機能を仮数演算器と仮数
リザルトレジスタとの間、および指数演算器と指数リザ
ルトレジスタとの間に設けると、指数ワークレジスタ、
仮数ワークレジスタから指数ワークレジスタの仮数リザ
ルトレジスタに至るまでの金物量が増加し、この間を信
号が伝搬する際に通るゲートの断数も増え、装置全体の
クロックサイクルの高速化を妨げる要因となる。

本発明の目的は若干の金物量の追加だけでこれらの問題
点を解決することにある。

〔課題を解決するための手段〕

本発明の浮動小数点演算装置は、浮動小数点演算に用い
るオペランドがメモリ上のデータである場合にはメモリ
から取り出したメモリデータの上位の所定ｉビットを指
数データとして、残りの下位の所定ｊビットを仮数デー
タとして用い、レジスタ上のデータである場合には指数
レジスタから取り出したデータをそのまま指数データと
して、仮数レジスタから取り出したデータをそのまま仮
数データとして用いる浮動小数点演算装置において、 前記浮動小数点演算における仮数部演算を実行する仮数
演算器と、 前記仮数演算器出力の上位所定ｎビットから前記仮数演
算器出力が正規形か所定の桁数以内の正規化が必要かあ
るいはそれ以上の桁数の正規化が必要かを判定する演算
結果チェック回路と、前記仮数演算器出力を正規形にし
て出力する正規化シフタと、 前記浮動小数点演算に用いられる第１および第２のオペ
ランドの仮数部データを選択しそのままあるいは左シフ
トして前記仮数演算器に供給する第１および第２の仮数
供給手段と、 前記第１および第２のオペランドが前記メモリ上のデー
タであるか、前記レジスタ上のデータであるか、あるい
は、先行する命令の演算結果を用いるか否か、さらに前
記演算結果チェック回路出力から先行する命令の前記仮
数演算器出力が正規形か、前記所定の桁数以内の正規化
が必要か、あるいは、それ以上の桁数の正規化が必要か
によって、前記第１および第２の仮数供給手段に対し、
前記メモリデータもしくは前記仮数レジスタ出力、前記
仮数演算器出力あるいは前記正規化シフタ出力を選択せ
しめる第１の制御回路と、 前記第１の制御回路の出力を受け前記第１および第２の
仮数供給手段に対し該選択結果をそのまま出力あるいは
前記メモリデータの指数データのビット数だけ左シフト
して出力もしくは前記所定の桁数以内の正規化左シフト
を実行して出力せしめる第２の制御回路を備えて構成さ
れる。

〔実施例〕

次に、本発明について添付図面を参照して説明する。

第１図は本発明の一実施例の構成を示すブロック図、第
３図は浮動小数点演算命令の単独実行タイムチャート、
第４図は浮動小数点演算命令の連続実行タイムチャート
である。

第１図中指数レジスタ１．仮数レジスタ２．メモリ３．
指数ワークレジスタ８．指数ワークレジスタ９．仮数ワ
ークレジスタ１０．仮数ワークレジスタ１１は、従来例
を示した第２図の５０，５１．６２，３４，３５．３６
．３７と同じ働きをする。また仮数演算器１４．指数リ
ザルトレジスタ１８．仮数リザルトレジスタ２０．正規
化量検出回路２２．正規化レジスタ２３．指数修正回路
２４は同様に第２図における４１，４４，４６゜４７．
４８．４９と同じ働きをする。

さらに、指数セレクタ４．指数セレクタ５はそれぞれ指
数レジスタ８．指数レジスタ９に格納するデータを選択
するセレクタであり、仮数セレクタ６、仮数セレクタ７
はそれぞれ仮数レジスタ１０、仮数レジスタ１１に格納
するデータを選択するセレクタである。また、指数リザ
ルトセレクタ１７．仮数リザルトセレクタ１９はそれぞ
れ指数リザルトレジスタ１８．仮数リザルトレジスタ２
０に格納するデータを選択するセレクタである。

次に、演算結果チェック回路１５は、仮数演算器１４の
出力の上位所定ビット（指数の基数により決まる）から
、仮数演算器１４の出力が正規形であるか、１桁の正規
化が必要か、あるいは２桁以上の正規化が必要かを判定
する。演算結果チェック回路１５の出力は、仮数演算器
１４出力を仮数リザルトレジスタ２０に格納するのと同
時に、補正指示レジスタ２５に格納される。

また、仮数リザルトレジスタ２１は、補正指示レジスタ
２５出力から、仮数リザルトレジスタ２０に格納された
データが１桁の正規化を必要とする場合に左１桁シフト
を実行し、それ以外の場合には仮数リザルトレジスタ２
０の出力をそのまま出力するシフタである。さらに指数
リザルト減算器２６は、仮数リザルトシフタ２１に詔い
て左１桁シフトが行われた場合に仮数部に対応して指数
部（指数リザルトレジスタ１８）の出力を修正する。

次に命令情報レジスタ２７には、これから実行する命令
のオペランドがレジスタオペランドかメモリオペランド
か等の情報が格納され、命令情報ヒストリレジスタ２８
は命令情報レジスタ２７のヒストリレジスタである。制
御回路２９は、命令情報レジスタ２７．命令情報ヒスト
リレジスタ２８および演算結果チェック回路１５の出力
から指数セレクタ４Ｉ５．仮数セレクタ６−７を制御す
るとともに、制御レジスタ３０に仮数シフタ１２１１３
、指数演算器の制御情報を出力する。

また、仮数シフタ１２・１３は制御情報レジスタ３０の
出力を受け、仮数ワークレジスタ１０−１１の出力をそ
れぞれ現状のままあるいはメモリデータの指数ビット長
だけ左シフトして出力し、あるいは１桁分の正規化左シ
フトを実行して出力する。さらに指数演算器１６は制御
レジスタ３０の制御を受け、指数ワークレジスタ８また
は９の内容が、先行する命令の指数演算器１６の出力で
ある場合であり、かつ対応する先行命令の結果が１桁正
規化を必要とする場合である場合に限り、対応する指数
ワークレジスタ８または９出力を“１”だけ減じて処理
する。

第１図の構成を用いると、浮動小数点演算は以下のよう
に実行される。すなわち、制御情報レジスタ２７の内容
をもとに、まずこれから実行する命令のオペランドのタ
イプによって指数ワークレジスタ８・９および仮数ワー
クレジスタ１０・１１にメモリ３あるいは指数レジスタ
１．仮数レジスタ２の内容をそれぞれ格納し、命令を開
始するとともに制御情報レジスタ２７の内容を制御情報
ヒストリレジスタ２８にコピーし、制御情報レジスタ２
７には次の命令の命令情報を格納する。ここで、オペラ
ンドＡまたはＢがメモリオペランドだった場合には、制
御レジスタ３０の指示により仮数シフタ１２もしくは１
３において仮数取り出しの左シフトが行われる。

次に指数演算器１６と仮数演算器１４とを用いてそれぞ
れ指数および仮数の演算が実行され、その出力を指数リ
ザルトレジスタ１８φ仮数リザルトレジスタ２０に格納
する。この時、仮数演算器１４が正規形であるか、１桁
の正規化が必要であるか、２桁以上の正規化が必要であ
るかが演算結果チェック回路１５によりチェックされ、
結果が補正指示レジスタに格納される。ここで演算結果
チェック回路１５において仮数演算器１４の出力が正規
形であると判断された場合には、指数リザルトレジスタ
１８．仮数リザルトレジスタ２０の出力をそれぞれその
まま指数リザルト減算器２６・仮数リザルトシフタ２１
より出力し、最終的な演算結果とする。

また、１桁正規化が必要であると判断された場合には、
指数リザルトレジスタ１８の出力から指数リザルト減算
器２６を用いて“１゛引いたものを指数の演算結果とし
、仮数リザルトシフタ２１において仮数リザルトレジス
タ２０の出力を左１桁シフトした結果を仮数の演算結果
とする。

さらに２桁以上の正規化が必要と判断された場合には、
第２図の従来例と同様に、指数修正回路２９と正規化シ
フタ２３とを用いて正規化処理を行い、その出力をそれ
ぞれ再び指数リザルトレジスタ１８と仮数リザルトレジ
スタ２０とに格納し、指数リザルト減算器２６と仮数リ
ザルトシフタ２１よりそのまま出力することにより最終
的な演算結果とする。

ここで以上説明した第１図の構成の浮動小数点演算装置
の効果を第３図（ａ）〜（ｄ）のタイムチャートを引用
しながら説明する。

第３図（ａ）〜（ｄ）は浮動小数点命令を単独で実行し
た場合のタイムチャートであり、第３図（ａ）は従来の
技術による浮動小数点演算装置で演算結果が正規形とな
る演算を実行した場合、第３図（ｂ）は同じ〈従来の技
術による浮動小数点演算装置で演算結果が正規形となら
ない演算を実行した場合のタイムチャートを示す。また
、第３図（Ｃ）は第１図の浮動小数点演算装置において
演算結果が正規形もしくは１桁の正規化を必要とする結
果になる演算を実行した場合のタイムチャートを示し、
第３図（ｄ）は同様に第１図の浮動小数点演算装置で演
算結果が２桁以上の正規化を必要とする結果となる演算
を実行した場合のタイムチャートを示す。

これら第３図（ａ）〜（ｄ）におけるＴ・Ｅ・Ｗの各サ
イクルのうち、Ｔサイクルは浮動小数点演算装置に対し
オペランドを供給するサイクルすなわち指数ワークレジ
スタ８・９及び仮数ワークレジスタ１０−１１に演算オ
ペランドを格納するサイクルを示し、Ｅサイクルは実行
サイクルすなわち指数ワークレジスタ８・９及び仮数ワ
ークレジスタ１０・１１に格納された演算オペランドか
ら演算を実行し、その演算結果を指数リザルトレジスタ
及び仮数リザルトレジスタに格納（正規化が必要な場合
には指数リザルトレジスタ１８及び仮数リザルトレジス
タ２０に一旦格納した結果を指数修正回路２４及び正規
化シフタ２３を用いて正規化し再び格納リザルトレジス
タ１８及び仮数リザルトレジスタ２０に格納）するまで
のサイクルを示す。

また、Ｗサイクルは書込みサイクルすなわち指数リザル
トレジスタ１８Ｉ仮数リザルトレジスタ２０に格納され
た演算結果をメモリ等へ転送するサイクルを示す。なお
、Ｔ・Ｗの各サイクルは１クロツクサイクルかかるもの
とし、Ｅサイクルに関しては指数ワークレジスタ８・９
及び仮数ワークレジスタ１０・１１にオペランドが格納
されてから指数リザルトレジスタ１７・仮数リザルトレ
ジスタ２０に演算結果が格納できるまで２クロツクサイ
クルかかるものとし、同様に指数リザルトレシスタ１８
・仮数リザルトレジスタ２０に結果が格納されてから指
数修正回路２４・正規化シフタ２３を介して再び指数リ
サイクルレジスタ１８・仮数リザルトレジスタ２１に正
規化の結果を格納できるまでに２クロツクサイクルかか
るものとする。第３図のタイムチャートかられかるよう
に、演算結果が正規形となる演算の場合には第３図（ａ
）および（Ｃ）で示されるように従来例及び第１図の浮
動小数点演算装置についてその性能は同じ（ＴΦＥ＠Ｗ
サイクルで計４クロックサイクル）である。

また、演算結果が２桁以上の正規化を必要とする場合に
は、第１図の浮動小数点演算装置においても、指数修正
回路２４・正規化レジスタ２３を用いた正規化が必要と
なるため、第３図（ｂ）および（ｄ）に示されるように
、従来例の性能は同じ（Ｔ−Ｅ・Ｗサイクルで６クロツ
クサイクル）である。しかし、演算結果が１桁のみの正
規化だけを必要とする場合、第１図の浮動小数点演算装
置においては、仮数リザルトレジスタ２１にて正規化を
行いながらＷサイクルを実行できるため、第３図（ｂ）
および（Ｃ）を比較してわかるように従来例よりも２ク
ロックサイクル早く演算を終了することができる。

次に第３図と同様の考え方で、浮動小数点演算命令を連
続して実行した場合のタイムチャートを第４図に示す。

ここで第４図（ａ）は従来の技術による浮動小数点演算
装置において先行する浮動小数点演算命令の演算結果が
正規化を必要としない場合、（ｂ）は正規化を必要とす
る場合を示す。

また第４図（ｃ）は第１図の浮動小数点演算装置を用い
た場合において、先行する浮動小数点演算命令の演算結
果が、正規形あるいは１桁の正規化を必要とする場合、
第４図（ｄ）は２桁以上の正規化を必要とする場合を示
す。なお、第４図のタイムチャートでは、後続する命令
が先行する命令の演算結果を使用する場合でもしない場
合でも、後続する命令は先行する命令のＷサイクルと同
時にＥサイクルを開始できるものとする。なお図面では
先行命令と後続命令とをそれぞれ工と■とで区別し、こ
れに対応してＴ・Ｅ＠Ｗサイクルは１と２とのサフィッ
クスで示している。

第４図のタイムチャートかられかるように、先行する浮
動小数点演算命令の演算結果が正規化を必要としない場
合には、第４図（ａ）および（Ｃ）に示されるように従
来例及び第１図の実施例とも性能は同じである。また、
先行する命令の演算結果が２桁以上の正規化を必要とす
る場合、第１図の実施例によっても従来例と同様に、指
数修正回路・正規化シフタを用いた正規化を行わないと
命令が終了してもいない為、従来例と同じ性能となる。

これに対し、先行する浮動小数点演算命令の演算結果が
１桁のみの正規化を必要とする場合、第１図の浮動小数
点演算装置においては、仮数リザルトシフタ２１にて正
規化を行いながらＷサイクルを実行でき、同時に後続す
る命令が先行する命令の演算結果を使用する場合には、
仮数シフタ１２・１３において正規化を実行しながら後
続命令を実行できるため、第４図（ｂ）および（Ｃ）と
比較してわかるように、従来例よりも２クロックサイク
ル早く後続命令を開始できる。

ここで後続する命令が先行する命令の結果を使用するか
否かは、制御回路２９において命令情報レジスタ２７と
命令情報シフトレジスタ２８と比較することにより判断
され、後続命令が先行命令の結果を用いる場合に指数演
算器１６及び仮数演算器１４の出力を用いるが指数修正
回路２９．正規化シフタ２３出力を用いるかは演算結果
チェック回路１５の出力を用いて判断する。なお、後続
命令が先行命令の結果を用いかつ先行命令の演算結果が
１桁の正規化を必要とする場合、仮数部の正規化シフト
が仮数シフタ１２・１３で実行されるのと同時に対応す
る指数ワークレジスタの出力は“１”を減じて取扱われ
る。

以上の説明かられかるように、本発明によれば仮数演算
結果が１桁正規化を必要とする場合でも、正規形であっ
た場合と同様の実行時間で命令を終了し後続命令をすぐ
に実行できる。しかも前命令の結果を後続命令で使用す
る場合、１桁正規化の為の左シフトはメモリオペランド
の為の仮数取り出し用の金物である仮数シフタ１２・１
３により左シフトを行うことができる為、演算器の信号
伝搬遅延時間には殆んど影響しない。

第４図（ａ）〜（ｄ）に従来技術の従来例と比較した浮
動小数点演算命令の連続実行タイムチャートを示す。第
４図（ａ）および（ｂ）は従来例、第４図（Ｃ）および
（ｄ）は本実施例によるものである。

〔発明の効果〕

以上説明したように、本発明によれば結果の正規化を必
要とする浮動小数点演算命令を連続して実行するに当っ
て１桁の左シフトを現存の仮数シフタにより実施するよ
うにしたので演算の正規化処理が効率よく実行できると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来の技術による浮動小数点演算装置の構成を示
すブロック図、第３図は浮動小数点演算命令の単独実行
タイムチャート、第４図は浮動小数点演算命令の連続実
行タイムチャートである。 １・・・指数レジスタ、２・・・仮数レジスタ、３・・
・メモリ、４Φ５・・・指数セレクタ、６・７・・・仮
数セレクタ、８・９・・・指数ワークレジスタ、１０−
１１・・・仮数ワークレジスタ、１２・１３・・・仮数
シフタ、１４・１５・・・仮数演算器、１６・・・指数
演算器、１７０１８・・・指数リザルトセレクタ、１９
・・・仮数リザルトセレクタ、２０・・・仮数リザルト
レジスタ、２１・・・仮数リザルトシフタ、２２・・・
正規化量検出回路、２３・・・正規化シフタ、２４・・
・指数修正回路、２５・・・補正指示レジスタ、２６・
・・指数リザルト減算器、２８・・・命令情報レジスタ
、２８・・・命令情報ヒストリレジスタ、２９・・・制
御回路、３０・・・制御レジスタ。

Claims (1)

1. 【特許請求の範囲】 浮動小数点演算に用いるオペランドがメモリ上のデータ
   である場合にはメモリから取り出したメモリデータの上
   位の所定ｉビットを指数データとして、残りの下位の所
   定ｊビットを仮数データとして用い、レジスタ上のデー
   タである場合には指数レジスタから取り出したデータを
   そのまま指数データとして、仮数レジスタから取り出し
   たデータをそのまま仮数データとして用いる浮動小数点
   演算装置において、 前記浮動小数点演算における仮数部演算を実行する仮数
   演算器と、 前記仮数演算器の出力の上位所定ｎビットから前記仮数
   演算器出力が正規形か所定の桁数以内の正規化が必要か
   あるいはそれ以上の桁数の正規化が必要かを判定する演
   算結果チェック回路と、前記仮数演算器出力を正規形に
   して出力する正規化シフタと、 前記浮動小数点演算に用いられる第１および第２のオペ
   ランドの仮数部データを選択しそのままあるいは左シフ
   トして前記仮数演算器に供給する第１および第２の仮数
   供給手段と、 前記第１および第２のオペランドが前記メモリ上のデー
   タであるか、前記レジスタ上のデータであるか、あるい
   は、先行する命令の演算結果を用いるか否か、さらに前
   記演算結果チェック回路出力から先行する命令の前記仮
   数演算器出力が正規形か、前記所定の桁数以内の正規化
   が必要か、あるいは、それ以上の桁数の正規化が必要か
   によって、前記第１および第２の仮数供給手段に対し、
   前記メモリデータもしくは前記仮数レジスタ出力、前記
   仮数演算器出力あるいは前記正規化シフタ出力を選択せ
   しめる第１の制御回路と、 前記第１の制御回路の出力を受け前記第１および第２の
   仮数供給手段に対し該選択結果をそのまま出力あるいは
   前記メモリデータの指数データのビット数だけ左シフト
   して出力もしくは前記所定の桁数以内の正規化左シフト
   を実行して出力せしめる第２の制御回路を備えて成るこ
   とを特徴とする浮動小数点演算装置。