JPH01309520A - データ設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は同一の電子回路に同一のデータを設定する時
のデータ設定装置に関するものである。

第２図は電子回路にデータ設定をするための従来のデー
タ設定装置を例示する図であり、図において、１と２は
同一の構成を持つ電子回路（例えば二個の同一のＬＳ　
Ｉ）であり、３はマイクロプロセッサで作られたデータ
の出力、データの人力及び人力されたデータの検査を行
うデータ設定器、５はデータ設定器３からの出力データ
用信号線、６．７は電子回路１，２へのデータを人力す
る出力データ用信号線、１１，１２．１３及び２１゜２
２．２３は電子回路１．２それぞれの内部の１ビツトの
レジスタを示し、これらはシフトレジスタとして構成さ
れている。１５，１６．１７はこれらのシフトレジスタ
の入力データ用信号線、２０．２１はデータ設定器３に
より設定される／設定されたデータを対象を切換る切換
装置、３１゜３２．３３は設定すべきデータを記憶して
いる１ビツトづつの記憶装置、４Ｌ　　４２，４３は入
力データを記憶している１ビツトづつの記憶装置である
。ここにおいて入力データ用信号線１６゜１７、出力デ
ータ用信号線６．７はシフトリング線である。

次に動作について説明する。電子回路１と電子回路２の
レジスタ１１，１２．１３と２１．２２゜２３にそれぞ
れ同一のデータをデータ設定器３の記ｔｅ装置３１．３
２．３３から順に設定する方法を示す。

まず、切換装置２０と切換装置３ｏを出刃データ用信号
線５と出力データ用信号線６、及び人力データ用信号線
１５と人力データ用信号線１６が接続されるように切り
換える。次にデータ設定器３より記憶装置３３から１ビ
ットのデータを出力データ用信号線５上に送る。このデ
ータはまず電子装置１のレジスタ１１に入る。次にデー
タ設定器３より記憶装置３２から１ビットのデータを出
力データ用信号線５上に送る。これにより今までレジス
タ１１にあったデータがレジスタ１２に送られ新しく記
憶装置３２のデータがレジスタ１１に入れられる。次に
データ設定器３より記憶装置３１からデータが信号線５
に１ビットのデータを送る。これによりレジスタＩ２に
あったデータがレジスタ１３に、レジスタ１１にあった
データがレジスタＩ２に送られ記憶装置３１のデータが
レジスタ１１に新しく入る。これにより電子回路１にデ
ータが設定された。次に切換装置２０と３０を信号線５
と７，１５と１７が接続されるよ・うに切り換える。デ
ータ設定器３から同様な動作を行う事により記憶装置３
１，３２．３３のデータか電子回路２のレジスタ２Ｌ　
　２２．２３に設定される。

次にデータが正しく設定されたかどうかを検出する方式
について述べる。まず切換装置２０゜３０を出力データ
用信号線５と出力データ用信号線６、入力データ用信号
線１５と入力データ用信号線１６が接続される様に切り
換える。データ設定器３より出力データ用信号線５上に
１ビツトのデータを送る。これによりレジスタ１３の内
容が信号線１６．１５を通り記憶装置４３に人力される
。そしてレジスタ１２の内容がレジスタ１３に。

レジスタ１１の内容がレジスタ１２に移る。レジスタ１
１にはデ〜り設定器３から出されたデータが入る。これ
を三回くり返す事によりレジスタ１１．１２．１３のデ
ータが記憶装置４１，４２゜４３に入力される。

これらのデータが記憶装置　３１，３２．３３の内容と
比較され一致していれば正しく設定できたとする。これ
はデータ設定器３内のプログラムによって行う。これを
次に切換装置２０．３０を出力データ用信号線５と出力
データ用信号線７、人力データ用信号線１５と入力デー
タ用信号線１７が接続される様切り換えて同じ事を電子
回路２について行う。

〔発明が解決しようとする課題〕

従来のシフトリング線を用いたデータ設定装置は以上の
ように構成されていたので、各電子回路に同一データを
設定するのに時間がかがる問題点があった。

この発明は上記問題点を解決するためになされたもので
、シフトリング線とシフトレジスタを用いつつも高速に
データ設定が行なえるデータ設定装置を得ることを目的
としている。

〔課題を解決するための手段〕

この発明に係るデータ設定装置はデータ設定器内に、各
電子回路内のシフトレジスタを結び付けるシフトリング
線に対応して同一のデータを上記シフトリング線上に並
列に同時に送出する並列データ送出部を設けたことを特
徴とするものである。

〔作用〕

この発明における並列データ送出部は各電子回路のシフ
トリング線に対応した数の信号線を有し、これらの信号
線を介して同時に並列に各電子回路のシフトリング線上
に設定用のデータを送出する。

この設定用のデータがシフトリング線上に送出されると
、電子回路のシフトレジスタにデータが格納されて行く
。

〔実施例〕

以下、この発明の一実施例を図について説明する。なお
従来と同一の構成要素については同一番号をイーｊして
その説明を省略する。

第１図はこの発明の一実施例を示す構成図で、図におい
て、４０は電子回路内のシフトレジスタを結び付けてい
る各々のシフトリング線に同時に並列にデータを送り出
す並列データ送出部である。

この並列データ送出部４０は各電子回路１，２のシフト
レジスタＬＬ　　１２，１３，２１，２２゜２３を結び
付けているシフトリング線の数に対応した数の信号線を
有している。この例の場合、電子回路が２個あるので出
力データ用信号線５が出力データ用信号線６，７に対応
して２個設けられ、入力データ用信号線１５が入力デー
タ用信号線１６．１７に対応して２個設けられ、全体と
して４本の入出力用の信号線を有している。

次に動作について説明する。データ設定器３の並列デー
タ送山部４０より出力データ用信号線５に対して電子回
路１，２のレジスタ１３．２３に設定されるべきデータ
（１ビット）が出力される。

この信号は２つの出力データ用信号線５が出力データ用
信号線６，７に接続されているため電子回路１と２に並
列に供給されレジスタ１１２１にまず収納される。

次にデータ設定器３より電子回路１，２のレジスタ１２
．１３に設定されるべきデータ（１ビ。

ト）が出力される。この時に電子回路１，２中ではレジ
スタ１１．２１の内容が１２．２２に移され、新たなデ
ータがレジスタ１１．２１に入れられる。もう−度量様
の作業をくり返すとレジスタ１２．２２の内容がそれぞ
れレジスタ１３．２３に移り、レジスタ１１．２１の内
容はレジスタ１２．２２に移り新しいデータがレジスタ
１１゜２１に入る。こうして同一の電子回路が二個存在
しても１回の処理でデータが各レジスタに収納された。

上記実施例では二つの同一な電子回路をもつ計算機シス
テムの初期化について記述したが同一のものであればＬ
ＳＩといった素子でも計算機のＣＰＵといったサブシス
テムでもよく、又３つ４つの場合も同一の手法が適用で
きる。又、はとんど同一で部分的に異なる回路を持つ装
置の場合には同じ所は上記手法で高速に初期化を行い違
う所のみ後に順番に処理してもよい。

そして上記の説明ではシフトリングを一本として説明し
たが複数本のシフトリングにも同様に高速化は適用でき
る。

〔発明の効果〕

以上説明したように、この発明によれば、電子回路内の
シフトレジスタを結び付けている各々のシフトリング線
に同時に並列にデータを送り出す並列データ送出部を設
けたので電子回路内にシフトリング線を介して同一のデ
ータを設定する場合の処理の高速化を図ることができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すデータ設定装置の構
成図、第２図は従来のデータ設定装置の構成図である。 １．２は電子回路、３はデータ設定器、５，６゜７．１
５，１６．１７は信号線、１１，１２゜１３．２１，２
２．２３はレジスタ、３１．３２゜３３．４１，４２．
４３は記憶装置、２０．３０は切換装置、４０は並列デ
ータ送出部である。 なお図中同一符号は同一、又は相当する構成要素を示す
。

Claims (1)

1. 【特許請求の範囲】 シフトリング線を介してシフトレジスタが接続されてい
   て、データ設定器が上記シフトリング線を介して上記シ
   フトレジスタ内に順次データを格納して行くことにより
   、上記シフトレジスタを有する複数の電子回路内に同一
   のデータを設定するようにしたデータ設定装置において
   、 上記データ設定器は、各電子回路内のシフトレジスタを
   結び付けるシフトリング線に対応して同一のデータを上
   記シフトリング線上に並列に同時に送出する並列データ
   送出部を有していることを特徴とするデータ設定装置。