JPH0324615A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は，適当な長さにあらかじめ分割されて入力さ
れる可変長入力データに対してデータ形式変換．データ
シフトなどのさまざまなデータ処理を実施するデータ処
理装直に関するものである． ［従来の技術］ 従来．可変長データに対してのデータ処理は，その長さ
が変化するためにハードウェア化が難しくソフトウェア
に処理していてハードウエアによるデータ処理は行って
いながった． ［発明が解決しようとする課題］ 上記のような従来のデータ処理装置では，入力データ長
の変化に対して．処理プログラムの実行回数などを変化
させることによって，柔軟に対応できる利点があったが
，処理に時間がががるという問題点があった． この発明は．かかる問題点を解決するためになされたも
ので．データ長の変化に対応して処理できるデータ処理
装置を得ることを目的とする．［課題を解決するための
手段］ この発明に係るデータ処理装置は，可変長データのデー
タ長（最大長をＭビット×Ｌとする）の最大公約数（Ｍ
＞の長さを一つの単位として分割入力されるデータ（Ｍ
ビット）と，そのデータと同期して入力される制御情報
（Ｎビット）を格納するシフトレジスタ（＋Ｍ　＋　Ｎ
　）ビット×Ｌ段）を有し，Ｎビットの制御情報をもと
にしてデータをシフトレジスタ上でシフトしつつ処理す
るようにしたものである． ［作用］ この発明においては．分割入力された可変長データを内
部に有するシフトレジスタでシフトしながら．全データ
の入力完了時点でデータと同期して制御情報に従って一
括して処理する．［実施例］ 図はこの発明の一実施例で．入力データ（可変長）の最
大長を（ＭＸＬ）ビットとし，Ｌ段のユニットからなり
入力データ長の最大公約数をＭとした時の実施例による
データ処理装置の構成を示すブロック図である．図にお
いて．（１）はＭビット幅のデータ入力線，（２）は制
御情報入力線．（３〉は後述の各段のデータ用シフトレ
ジスタの出力線の集まったバスライン，（４〉はＭビッ
ト幅の処理の完了したデータ出力線．　（１　０），（
２　０）．（３　０）はデータ処理装置の一ユニットで
，ユニット《１０）は１段目，ユニット（２０）は２段
目，ユニット（３０）はＬ段目（最終段）をそれぞれ示
す．　（１　１）．（２　１）（３１）はＭビット幅の
データ用シフトレジスタ，（１　２），（２　２），（
３　２）はｒｔｉｔｍ情報用シフトレジスタで，データ
用シフトレジスタ（１　１　），（２　１　），（３１
）と同期してセットされ，データに対しての処理の種類
，処理を実行するユニットのコード番号などの情報が保
持される．　（１　３），（２　３），（３　３）は各
段のデータ処理ユニットで．制御情報用シフトレジスタ
（１　２　），（２　２　），（３　２　）内の制御情
報に従ってデータ用シフトレジスタ（１　１　），（２
　１　），（３　１　）内のデータを加工して次段に送
る．　（１　５），（２　５）．（３５）は各段のデー
タ用シフトレジスタ（１１），（．２　１　），（３　
１　）の出力線で，自段のデータ処理装置だけでなくバ
スライン（３）を介して他段のデータ処理装寛にもデー
タを提供する．　（１　６　），（２　６　＞，（３６
）は自段以外のデータ用シフトレジスタ（１１　）．（
２　ｔ　）．（３　１　）の出力線である．なお．出力
線（１　５　）．（１　６　）．（２　５　）．（２　
６　）．（３　５　），（３　６　）およびバスライン
（３）はデータ処理に他段のデータが必要になるような
時に（例えば，データをシフトする場合など）必要とな
る．　（１　７）．（２　７）．（３　７）は各段の制
御情報用シフトレジスタ（１２）．（２２），（３２）
の出力線で，各段のデータ処理装ｌを制御して．次段に
制御情報を送る．　（１　８），　（２　８）は次段へ
の出力データ線である． 上記のように楕戒されたデータ処理装置におリ．）て，
データ入力線（１）にＭビット幅のデータが．制御情報
入力線（２）にＮビット幅の制御情報がそれぞれ同じタ
イミングで入力される．データは元の可変長データを別
の装置でＭビット単位に分割したものである．また．制
御情報は．上記データに１：１で付随して別の装置で生
成されるもので，その中には．データ処理の種類２付随
するデータが何段目に到達した時にデータに対して加工
するユニットのコードなどの情報が含まれている．デー
タと制御情報は．順次入力されてデータ用シフトレジス
タ（１　１　）．（２　１　）．（３　１　）および制
御情報用シフトレジスタ（１　２　）．（２　２　）．
（３　２　）上をシフトされて行く． 一つの処理単位の入力の途中，または処理完了の後では
．制御情報内の付随するデータが何段目に到達した時に
データに対して加工するかを示すユニットのコードが，
そのコードのたどりついたユニットの段数と一致しない
ため．各段のデータ処理ユニット（１３冫，（２　３　
），（３　３　）は動作せず出力線（１　５　）．（２
　５　）．（３　５　）より入力されたデタをそのまま
出力データ線（１　８　），（２　８　），（４　）に
出力する．このケースでは．データは．ユニット間を何
の処理も受けずに移動する． しかし，一つの処理単位のデータ入力が完了すると（一
つの処理単位の最終データがｌ段目のユニットに入力さ
れると），制御情報用シフトレジスタ（１　２　）．（
２　２　），（３　２　）内にセットされた制御情報内
の付随するデータが何段目に到達した時にデータに対し
て加工するかを示すユニットのコドと．そのコードのた
どりついたユニットの段数の一致を検出した段のデータ
処理ユニット（１３），（２　３）．　（３　３）は制
御情報内のデータ処理の種類に従ってデータ処理を実行
する．データが加工されるのは，このデータだけである
． データの加工は．一つの処理単位に対して一括して実行
されて，次のシフトからは処理の終わったデータがシフ
トレジスタ上を移動して行き．新たな処理単位の入力の
開始がデータ入力線（１）および制御情報入力線（２）
よりされる．データ処理に他段のデータが必要になるよ
うな時（例えばデータをシフトする場合など）には，出
力線（１　５　），（２　５　＞，（３　５　）．バス
ライン（３）．出力線（１　６　），（２　６　），（
３　６　）を介してデータが送られる． なお，この発明を二系統並べて，それぞれのデータ用シ
フトレジスタの間を演算器で接続すれば．可変長のデー
タ演算装置が実現できる．［発明の効果］ この発明は以上説明したとおり，可変長データに対して
のデータ処理のハードウェア化が可能となり，従来のソ
フトウェアによる処理よりも実行時間の短縮が可能とな
る効果がある．

【図面の簡単な説明】

図はこの発明の一実施例によるデータ処理装置の構成図
である．

Claims (1)

【特許請求の範囲】
1. さまざまの長さを有するデータの長さの最大公約数を一
   単位として分割入力されるデータを格納する第１のシフ
   トレジスタと、前記データと同期して入力される制御情
   報を格納する第２のシフトレジスタとを備え、前記第１
   のシフトレジスタへ前記データの全てが入力を完了した
   時点で、前記第２のシフトレジスタの前記制御情報をも
   とにしてデータ処理を行うようにしたことを特徴とする
   データ処理装置。