JPH0324615A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0324615A JPH0324615A JP1158175A JP15817589A JPH0324615A JP H0324615 A JPH0324615 A JP H0324615A JP 1158175 A JP1158175 A JP 1158175A JP 15817589 A JP15817589 A JP 15817589A JP H0324615 A JPH0324615 A JP H0324615A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- input
- unit
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は,適当な長さにあらかじめ分割されて入力さ
れる可変長入力データに対してデータ形式変換.データ
シフトなどのさまざまなデータ処理を実施するデータ処
理装直に関するものである. [従来の技術] 従来.可変長データに対してのデータ処理は,その長さ
が変化するためにハードウェア化が難しくソフトウェア
に処理していてハードウエアによるデータ処理は行って
いながった. [発明が解決しようとする課題] 上記のような従来のデータ処理装置では,入力データ長
の変化に対して.処理プログラムの実行回数などを変化
させることによって,柔軟に対応できる利点があったが
,処理に時間がががるという問題点があった. この発明は.かかる問題点を解決するためになされたも
ので.データ長の変化に対応して処理できるデータ処理
装置を得ることを目的とする.[課題を解決するための
手段] この発明に係るデータ処理装置は,可変長データのデー
タ長(最大長をMビット×Lとする)の最大公約数(M
>の長さを一つの単位として分割入力されるデータ(M
ビット)と,そのデータと同期して入力される制御情報
(Nビット)を格納するシフトレジスタ(+M + N
)ビット×L段)を有し,Nビットの制御情報をもと
にしてデータをシフトレジスタ上でシフトしつつ処理す
るようにしたものである. [作用] この発明においては.分割入力された可変長データを内
部に有するシフトレジスタでシフトしながら.全データ
の入力完了時点でデータと同期して制御情報に従って一
括して処理する.[実施例] 図はこの発明の一実施例で.入力データ(可変長)の最
大長を(MXL)ビットとし,L段のユニットからなり
入力データ長の最大公約数をMとした時の実施例による
データ処理装置の構成を示すブロック図である.図にお
いて.(1)はMビット幅のデータ入力線,(2)は制
御情報入力線.(3〉は後述の各段のデータ用シフトレ
ジスタの出力線の集まったバスライン,(4〉はMビッ
ト幅の処理の完了したデータ出力線. (1 0),(
2 0).(3 0)はデータ処理装置の一ユニットで
,ユニット《10)は1段目,ユニット(20)は2段
目,ユニット(30)はL段目(最終段)をそれぞれ示
す. (1 1).(2 1)(31)はMビット幅の
データ用シフトレジスタ,(1 2),(2 2),(
3 2)はrtitm情報用シフトレジスタで,データ
用シフトレジスタ(1 1 ),(2 1 ),(31
)と同期してセットされ,データに対しての処理の種類
,処理を実行するユニットのコード番号などの情報が保
持される. (1 3),(2 3),(3 3)は各
段のデータ処理ユニットで.制御情報用シフトレジスタ
(1 2 ),(2 2 ),(3 2 )内の制御情
報に従ってデータ用シフトレジスタ(1 1 ),(2
1 ),(3 1 )内のデータを加工して次段に送
る. (1 5),(2 5).(35)は各段のデー
タ用シフトレジスタ(11),(.2 1 ),(3
1 )の出力線で,自段のデータ処理装置だけでなくバ
スライン(3)を介して他段のデータ処理装寛にもデー
タを提供する. (1 6 ),(2 6 >,(36
)は自段以外のデータ用シフトレジスタ(11 ).(
2 t ).(3 1 )の出力線である.なお.出力
線(1 5 ).(1 6 ).(2 5 ).(2
6 ).(3 5 ),(3 6 )およびバスライン
(3)はデータ処理に他段のデータが必要になるような
時に(例えば,データをシフトする場合など)必要とな
る. (1 7).(2 7).(3 7)は各段の制
御情報用シフトレジスタ(12).(22),(32)
の出力線で,各段のデータ処理装lを制御して.次段に
制御情報を送る. (1 8), (2 8)は次段へ
の出力データ線である. 上記のように楕戒されたデータ処理装置におリ.)て,
データ入力線(1)にMビット幅のデータが.制御情報
入力線(2)にNビット幅の制御情報がそれぞれ同じタ
イミングで入力される.データは元の可変長データを別
の装置でMビット単位に分割したものである.また.制
御情報は.上記データに1:1で付随して別の装置で生
成されるもので,その中には.データ処理の種類2付随
するデータが何段目に到達した時にデータに対して加工
するユニットのコードなどの情報が含まれている.デー
タと制御情報は.順次入力されてデータ用シフトレジス
タ(1 1 ).(2 1 ).(3 1 )および制
御情報用シフトレジスタ(1 2 ).(2 2 ).
(3 2 )上をシフトされて行く. 一つの処理単位の入力の途中,または処理完了の後では
.制御情報内の付随するデータが何段目に到達した時に
データに対して加工するかを示すユニットのコードが,
そのコードのたどりついたユニットの段数と一致しない
ため.各段のデータ処理ユニット(13冫,(2 3
),(3 3 )は動作せず出力線(1 5 ).(2
5 ).(3 5 )より入力されたデタをそのまま
出力データ線(1 8 ),(2 8 ),(4 )に
出力する.このケースでは.データは.ユニット間を何
の処理も受けずに移動する. しかし,一つの処理単位のデータ入力が完了すると(一
つの処理単位の最終データがl段目のユニットに入力さ
れると),制御情報用シフトレジスタ(1 2 ).(
2 2 ),(3 2 )内にセットされた制御情報内
の付随するデータが何段目に到達した時にデータに対し
て加工するかを示すユニットのコドと.そのコードのた
どりついたユニットの段数の一致を検出した段のデータ
処理ユニット(13),(2 3). (3 3)は制
御情報内のデータ処理の種類に従ってデータ処理を実行
する.データが加工されるのは,このデータだけである
. データの加工は.一つの処理単位に対して一括して実行
されて,次のシフトからは処理の終わったデータがシフ
トレジスタ上を移動して行き.新たな処理単位の入力の
開始がデータ入力線(1)および制御情報入力線(2)
よりされる.データ処理に他段のデータが必要になるよ
うな時(例えばデータをシフトする場合など)には,出
力線(1 5 ),(2 5 >,(3 5 ).バス
ライン(3).出力線(1 6 ),(2 6 ),(
3 6 )を介してデータが送られる. なお,この発明を二系統並べて,それぞれのデータ用シ
フトレジスタの間を演算器で接続すれば.可変長のデー
タ演算装置が実現できる.[発明の効果] この発明は以上説明したとおり,可変長データに対して
のデータ処理のハードウェア化が可能となり,従来のソ
フトウェアによる処理よりも実行時間の短縮が可能とな
る効果がある.
れる可変長入力データに対してデータ形式変換.データ
シフトなどのさまざまなデータ処理を実施するデータ処
理装直に関するものである. [従来の技術] 従来.可変長データに対してのデータ処理は,その長さ
が変化するためにハードウェア化が難しくソフトウェア
に処理していてハードウエアによるデータ処理は行って
いながった. [発明が解決しようとする課題] 上記のような従来のデータ処理装置では,入力データ長
の変化に対して.処理プログラムの実行回数などを変化
させることによって,柔軟に対応できる利点があったが
,処理に時間がががるという問題点があった. この発明は.かかる問題点を解決するためになされたも
ので.データ長の変化に対応して処理できるデータ処理
装置を得ることを目的とする.[課題を解決するための
手段] この発明に係るデータ処理装置は,可変長データのデー
タ長(最大長をMビット×Lとする)の最大公約数(M
>の長さを一つの単位として分割入力されるデータ(M
ビット)と,そのデータと同期して入力される制御情報
(Nビット)を格納するシフトレジスタ(+M + N
)ビット×L段)を有し,Nビットの制御情報をもと
にしてデータをシフトレジスタ上でシフトしつつ処理す
るようにしたものである. [作用] この発明においては.分割入力された可変長データを内
部に有するシフトレジスタでシフトしながら.全データ
の入力完了時点でデータと同期して制御情報に従って一
括して処理する.[実施例] 図はこの発明の一実施例で.入力データ(可変長)の最
大長を(MXL)ビットとし,L段のユニットからなり
入力データ長の最大公約数をMとした時の実施例による
データ処理装置の構成を示すブロック図である.図にお
いて.(1)はMビット幅のデータ入力線,(2)は制
御情報入力線.(3〉は後述の各段のデータ用シフトレ
ジスタの出力線の集まったバスライン,(4〉はMビッ
ト幅の処理の完了したデータ出力線. (1 0),(
2 0).(3 0)はデータ処理装置の一ユニットで
,ユニット《10)は1段目,ユニット(20)は2段
目,ユニット(30)はL段目(最終段)をそれぞれ示
す. (1 1).(2 1)(31)はMビット幅の
データ用シフトレジスタ,(1 2),(2 2),(
3 2)はrtitm情報用シフトレジスタで,データ
用シフトレジスタ(1 1 ),(2 1 ),(31
)と同期してセットされ,データに対しての処理の種類
,処理を実行するユニットのコード番号などの情報が保
持される. (1 3),(2 3),(3 3)は各
段のデータ処理ユニットで.制御情報用シフトレジスタ
(1 2 ),(2 2 ),(3 2 )内の制御情
報に従ってデータ用シフトレジスタ(1 1 ),(2
1 ),(3 1 )内のデータを加工して次段に送
る. (1 5),(2 5).(35)は各段のデー
タ用シフトレジスタ(11),(.2 1 ),(3
1 )の出力線で,自段のデータ処理装置だけでなくバ
スライン(3)を介して他段のデータ処理装寛にもデー
タを提供する. (1 6 ),(2 6 >,(36
)は自段以外のデータ用シフトレジスタ(11 ).(
2 t ).(3 1 )の出力線である.なお.出力
線(1 5 ).(1 6 ).(2 5 ).(2
6 ).(3 5 ),(3 6 )およびバスライン
(3)はデータ処理に他段のデータが必要になるような
時に(例えば,データをシフトする場合など)必要とな
る. (1 7).(2 7).(3 7)は各段の制
御情報用シフトレジスタ(12).(22),(32)
の出力線で,各段のデータ処理装lを制御して.次段に
制御情報を送る. (1 8), (2 8)は次段へ
の出力データ線である. 上記のように楕戒されたデータ処理装置におリ.)て,
データ入力線(1)にMビット幅のデータが.制御情報
入力線(2)にNビット幅の制御情報がそれぞれ同じタ
イミングで入力される.データは元の可変長データを別
の装置でMビット単位に分割したものである.また.制
御情報は.上記データに1:1で付随して別の装置で生
成されるもので,その中には.データ処理の種類2付随
するデータが何段目に到達した時にデータに対して加工
するユニットのコードなどの情報が含まれている.デー
タと制御情報は.順次入力されてデータ用シフトレジス
タ(1 1 ).(2 1 ).(3 1 )および制
御情報用シフトレジスタ(1 2 ).(2 2 ).
(3 2 )上をシフトされて行く. 一つの処理単位の入力の途中,または処理完了の後では
.制御情報内の付随するデータが何段目に到達した時に
データに対して加工するかを示すユニットのコードが,
そのコードのたどりついたユニットの段数と一致しない
ため.各段のデータ処理ユニット(13冫,(2 3
),(3 3 )は動作せず出力線(1 5 ).(2
5 ).(3 5 )より入力されたデタをそのまま
出力データ線(1 8 ),(2 8 ),(4 )に
出力する.このケースでは.データは.ユニット間を何
の処理も受けずに移動する. しかし,一つの処理単位のデータ入力が完了すると(一
つの処理単位の最終データがl段目のユニットに入力さ
れると),制御情報用シフトレジスタ(1 2 ).(
2 2 ),(3 2 )内にセットされた制御情報内
の付随するデータが何段目に到達した時にデータに対し
て加工するかを示すユニットのコドと.そのコードのた
どりついたユニットの段数の一致を検出した段のデータ
処理ユニット(13),(2 3). (3 3)は制
御情報内のデータ処理の種類に従ってデータ処理を実行
する.データが加工されるのは,このデータだけである
. データの加工は.一つの処理単位に対して一括して実行
されて,次のシフトからは処理の終わったデータがシフ
トレジスタ上を移動して行き.新たな処理単位の入力の
開始がデータ入力線(1)および制御情報入力線(2)
よりされる.データ処理に他段のデータが必要になるよ
うな時(例えばデータをシフトする場合など)には,出
力線(1 5 ),(2 5 >,(3 5 ).バス
ライン(3).出力線(1 6 ),(2 6 ),(
3 6 )を介してデータが送られる. なお,この発明を二系統並べて,それぞれのデータ用シ
フトレジスタの間を演算器で接続すれば.可変長のデー
タ演算装置が実現できる.[発明の効果] この発明は以上説明したとおり,可変長データに対して
のデータ処理のハードウェア化が可能となり,従来のソ
フトウェアによる処理よりも実行時間の短縮が可能とな
る効果がある.
図はこの発明の一実施例によるデータ処理装置の構成図
である.
である.
Claims (1)
- さまざまの長さを有するデータの長さの最大公約数を一
単位として分割入力されるデータを格納する第1のシフ
トレジスタと、前記データと同期して入力される制御情
報を格納する第2のシフトレジスタとを備え、前記第1
のシフトレジスタへ前記データの全てが入力を完了した
時点で、前記第2のシフトレジスタの前記制御情報をも
とにしてデータ処理を行うようにしたことを特徴とする
データ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1158175A JPH0324615A (ja) | 1989-06-22 | 1989-06-22 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1158175A JPH0324615A (ja) | 1989-06-22 | 1989-06-22 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0324615A true JPH0324615A (ja) | 1991-02-01 |
Family
ID=15665914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1158175A Pending JPH0324615A (ja) | 1989-06-22 | 1989-06-22 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0324615A (ja) |
-
1989
- 1989-06-22 JP JP1158175A patent/JPH0324615A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4789927A (en) | Interleaved pipeline parallel processing architecture | |
JP2975041B2 (ja) | ディジタル信号処理プロセッサ | |
JPH0324615A (ja) | データ処理装置 | |
JPS6237737A (ja) | マイクロプロセツサ回路 | |
JPH0267665A (ja) | インタフェイス回路 | |
JPS62271014A (ja) | ソ−テイング装置 | |
JPS6136859A (ja) | インタフエ−ス制御装置 | |
JPH01284970A (ja) | イテレーション演算回路 | |
JPS63262760A (ja) | 高速フ−リエ変換装置 | |
JPH05143285A (ja) | 演算装置 | |
JP3251311B2 (ja) | 数値を表わすデータのソーティング方法 | |
JPH08161271A (ja) | データ処理装置 | |
JPH0210478A (ja) | プログラムテーブルインタフェース回路 | |
JPH07191830A (ja) | 演算装置 | |
JPS61267829A (ja) | ビツト分割型同期式累算器 | |
JPH01309520A (ja) | データ設定装置 | |
JPS60147836A (ja) | 演算処理装置 | |
JPS58199495A (ja) | デ−タ処理装置 | |
JPH05143289A (ja) | 加算回路 | |
JPS59178577A (ja) | 10進2進変換方式 | |
JPH05143288A (ja) | 加算回路 | |
JPH06282563A (ja) | 高速フーリエ変換演算装置 | |
JPH01284969A (ja) | イテレーション演算回路 | |
JPH0783268B2 (ja) | 16進変換装置 | |
JPH04172525A (ja) | 演算装置 |