JPH01284970A - イテレーション演算回路 - Google Patents
イテレーション演算回路Info
- Publication number
- JPH01284970A JPH01284970A JP11590688A JP11590688A JPH01284970A JP H01284970 A JPH01284970 A JP H01284970A JP 11590688 A JP11590688 A JP 11590688A JP 11590688 A JP11590688 A JP 11590688A JP H01284970 A JPH01284970 A JP H01284970A
- Authority
- JP
- Japan
- Prior art keywords
- register
- input
- vector
- selector
- held
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル処理装置に関し、特にマスク付ベクト
ルデータのイテレーション演算回路に関する。
ルデータのイテレーション演算回路に関する。
従来、ベクトル処理装置でマスク付ベクトルデータのイ
テレーション演算を行なう場合、ベクトルデータをコン
ブ・レスするコンプレス命令と、コンプレスされた有効
ベクトルデータについて、イテレーション演算を行なう
イテレーション命令と、演算後のベクトルデータをエキ
スバンドするエキスバンド命令の３つの命令が必要であ
った。
テレーション演算を行なう場合、ベクトルデータをコン
ブ・レスするコンプレス命令と、コンプレスされた有効
ベクトルデータについて、イテレーション演算を行なう
イテレーション命令と、演算後のベクトルデータをエキ
スバンドするエキスバンド命令の３つの命令が必要であ
った。
第３図はイテレーシ」ン演算回路の従来例のブロック図
、第４図はコンプレス命令によるベクトルデータの変化
を示す図、第５図はイテレーション演算実行によるベク
トルデータの変化を示ず図、第６図はエキスバンド命令
によるベクトルデータの変化を示す図である。
、第４図はコンプレス命令によるベクトルデータの変化
を示す図、第５図はイテレーション演算実行によるベク
トルデータの変化を示ず図、第６図はエキスバンド命令
によるベクトルデータの変化を示す図である。
ベクトルレジスタ１８には要素数ｎのベクトルデータＶ
Ｏ（０）、ＶＯ（１）、−、ＶＯ（ｎ−１１が格納され
、マスクレジスタ１７にはベクトルデータＶ（０）、Ｖ
Ｏ（１）、−、ＶＯ（ｎ−１）の有効無効＜ ” ｉ
”のとき有効、“０″のとき無効）を示す情報が格納さ
れている。すなわち、この例ではベクトルデータＶＯ（
０）、ＶＯ（２）、・・・、■０（ｎ−１）に対応する
マスクビットが１″となっており、コンプレス命令によ
り、これらの有効であるべ’）トルデー’ＩＶＯ（０）
、ＶＯ（２）、−、ＶＯ（ｎ−１）が入力ベクトルレジ
スター１のエリア■１ （０） 、 Ｖ １ （１）
、 ・、 Ｖ １ （ｍ−１）にそれぞれ格納される。
Ｏ（０）、ＶＯ（１）、−、ＶＯ（ｎ−１１が格納され
、マスクレジスタ１７にはベクトルデータＶ（０）、Ｖ
Ｏ（１）、−、ＶＯ（ｎ−１）の有効無効＜ ” ｉ
”のとき有効、“０″のとき無効）を示す情報が格納さ
れている。すなわち、この例ではベクトルデータＶＯ（
０）、ＶＯ（２）、・・・、■０（ｎ−１）に対応する
マスクビットが１″となっており、コンプレス命令によ
り、これらの有効であるべ’）トルデー’ＩＶＯ（０）
、ＶＯ（２）、−、ＶＯ（ｎ−１）が入力ベクトルレジ
スター１のエリア■１ （０） 、 Ｖ １ （１）
、 ・、 Ｖ １ （ｍ−１）にそれぞれ格納される。
そして、イテレーション命令により、これらのコンプレ
スされたベクトルデータ■１（０） 、 Ｖ １ （１
） 、 −＝ 、 Ｖ １ （ｍ−１）を用いて、漸化
式 ％式％） （ただし、■は加算または乗算を示し、Ｖ２（−１）は
初期値Ｓ１が与えられる） で表されれるイテレーション演算が行なわれる。
スされたベクトルデータ■１（０） 、 Ｖ １ （１
） 、 −＝ 、 Ｖ １ （ｍ−１）を用いて、漸化
式 ％式％） （ただし、■は加算または乗算を示し、Ｖ２（−１）は
初期値Ｓ１が与えられる） で表されれるイテレーション演算が行なわれる。
まず、セレクタイ１人カレジスター３により初期値Ｓ１
が選択され、初期値＄１とベクトルデータＶ １ （０
）を用イテ演算回路１４Ｔ’Ｓ＋■Ｖ １ （０）の演
算が行なわれ、演算結果Ｖ ２ （０）が出力レジスタ
ー５に保持されるとともに、出力ベクトルレジスター６
の最初のエリアに保持される。次に、セレクタ付入力レ
ジスタ１３では出力レジスタ１５に保持されている演算
結果Ｖ ２ （０）が選択され、入力レジスタ１２には
ベクトルデータＶ１（１）が保持されて、演算回路１４
でＶ ２ （０）■Ｖ１（１）の演算が行なわれ、演算
結果Ｖ ２ （１）が出力レジスタ１５に保持されると
ともに、出力ベタ１〜ルレジスタ１６の次のエリアに格
納される。以下、同様の処理が繰り返され、出力レジス
タ１６には全ての演算結果ｖ２（ｏ）、Ｖ２（１）、・
・・、■２ （ｍ−１）が格納されることになる。最後
に、エキスバンド命令により出力ベクトルレジスタ１６
に格納されているベクトルデータＶ２（０）、Ｖ２（１
）、・・・、 Ｖ ２ （＋ｎ−１）が、マスクレジス
タ１７の阻隔する要素数ｎのベクトルレジスタ１９にお
けるマスクビットが有効（ビットに１″が立っている）
のエリアＶ３（０）、Ｖ３（２）、・・・、Ｖ３（ｎ−
１）にそれぞれ格納される。マスクビットが無効くビッ
トに０′”が立っている）のエリア■３（１）、・・・
には予め与えられたデータが格納されている。
が選択され、初期値＄１とベクトルデータＶ １ （０
）を用イテ演算回路１４Ｔ’Ｓ＋■Ｖ １ （０）の演
算が行なわれ、演算結果Ｖ ２ （０）が出力レジスタ
ー５に保持されるとともに、出力ベクトルレジスター６
の最初のエリアに保持される。次に、セレクタ付入力レ
ジスタ１３では出力レジスタ１５に保持されている演算
結果Ｖ ２ （０）が選択され、入力レジスタ１２には
ベクトルデータＶ１（１）が保持されて、演算回路１４
でＶ ２ （０）■Ｖ１（１）の演算が行なわれ、演算
結果Ｖ ２ （１）が出力レジスタ１５に保持されると
ともに、出力ベタ１〜ルレジスタ１６の次のエリアに格
納される。以下、同様の処理が繰り返され、出力レジス
タ１６には全ての演算結果ｖ２（ｏ）、Ｖ２（１）、・
・・、■２ （ｍ−１）が格納されることになる。最後
に、エキスバンド命令により出力ベクトルレジスタ１６
に格納されているベクトルデータＶ２（０）、Ｖ２（１
）、・・・、 Ｖ ２ （＋ｎ−１）が、マスクレジス
タ１７の阻隔する要素数ｎのベクトルレジスタ１９にお
けるマスクビットが有効（ビットに１″が立っている）
のエリアＶ３（０）、Ｖ３（２）、・・・、Ｖ３（ｎ−
１）にそれぞれ格納される。マスクビットが無効くビッ
トに０′”が立っている）のエリア■３（１）、・・・
には予め与えられたデータが格納されている。
上述した従来のベクトル処Ｉ！１′！装置は、イテレー
ション演算回路がイテレーション演算を行なうだけであ
り、３種類の命令を実行しなければならないので、演算
時間が長いという欠点がある。
ション演算回路がイテレーション演算を行なうだけであ
り、３種類の命令を実行しなければならないので、演算
時間が長いという欠点がある。
本発明のイテレーション演算回路は、
複数の要素からなるベクトルデータが格納されている入
力ベクトルレジスタと、 入力ベクトルレジスタに格納されているベクトルデータ
の各要素の有効／無効を示す情報が格納されているマス
クレジスタと、 入力ベクトルレジスタから出力されたベクトルデータの
各要素が順次保持される入力レジスタと、演算開始時は
所定の初期値を、演算開始後は演算結果を選択して入力
するセレクタ付入力レジスタと、 入力レジスタとセレクタ付入力レジスタにそれぞれ保持
されたデータ間の演算を行なう演算回路と、 入力レジスタに保持されているベクトルデータに対応す
る、マスクレジスタの情報を入力し、該情報が有効を示
しているとき、演算回路の演算結果を入力して保持し、
無効を示しているとき、セレクタ付入力レジスタが保持
している演算結果を入力して保持するセレクタ刊出力レ
ジスタと、入力レジスタに保持されているベクトルデー
タに対応するマスクレジスタの情報が有効を示している
とき、セレクタ付出力レジスタに保持されている演算結
果をマスクレジスタの有効を示す情報に対応するエリア
に先頭から順番に保持していく出力ベクトルレジスタと
をｈする。
力ベクトルレジスタと、 入力ベクトルレジスタに格納されているベクトルデータ
の各要素の有効／無効を示す情報が格納されているマス
クレジスタと、 入力ベクトルレジスタから出力されたベクトルデータの
各要素が順次保持される入力レジスタと、演算開始時は
所定の初期値を、演算開始後は演算結果を選択して入力
するセレクタ付入力レジスタと、 入力レジスタとセレクタ付入力レジスタにそれぞれ保持
されたデータ間の演算を行なう演算回路と、 入力レジスタに保持されているベクトルデータに対応す
る、マスクレジスタの情報を入力し、該情報が有効を示
しているとき、演算回路の演算結果を入力して保持し、
無効を示しているとき、セレクタ付入力レジスタが保持
している演算結果を入力して保持するセレクタ刊出力レ
ジスタと、入力レジスタに保持されているベクトルデー
タに対応するマスクレジスタの情報が有効を示している
とき、セレクタ付出力レジスタに保持されている演算結
果をマスクレジスタの有効を示す情報に対応するエリア
に先頭から順番に保持していく出力ベクトルレジスタと
をｈする。
イテレーション演算回路内でコンプレス処理、エキスバ
ンド処理を行なうことにより、コンプレス命令、エキス
バンド命令を必要とゼず１命令でイテレーション演算が
実行されるので演算時間が短縮される。
ンド処理を行なうことにより、コンプレス命令、エキス
バンド命令を必要とゼず１命令でイテレーション演算が
実行されるので演算時間が短縮される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のイテレーション演算回路の一実施例の
ブロック図、第２図は本実施例における入力ベクトルレ
ジスタ１と演ｆｉ１６了後の出力ベクトルレジスタ６の
内容を示す図である。
ブロック図、第２図は本実施例における入力ベクトルレ
ジスタ１と演ｆｉ１６了後の出力ベクトルレジスタ６の
内容を示す図である。
本実施例は、入力されたベクトルデータが格納されてい
る入力ベクトルレジスタ１と、入力ベクトルレジスタ１
の各要素の有効／無効を示す情報が格納されているマス
クレジスタ７と、入力レジスタ１から出力されたベクト
ルデータの各要素を順次保持する入力レジスタ２と、演
算開始時は所定の初期値Ｓ１を、演算開始後はセレクタ
付出力レジスタ５に保持されている演算結果を選択して
入力するセレクタ付入力レジスタ３と、入力レジスタ２
とセレクタ付人力レジスタ３にそれぞれ保持されている
データ間の演算を行ない演算結果をセレクタ付出力レジ
スタ５に出力する演算回路４と、入力レジスタ２に保持
されているベクトルデータに対応する、マスクレジスタ
７の情報を入力し、該情報が有効（＝“１″）を示して
いるとき、演算回路４の演算結果を入力して保持し、無
効（−“”Ｏ”）を示しているとき、セレクタイ＝１人
力レジスタ３が保持している演算結果を人力して保する
セレクタ付出力レジスタ５と、マスクレジスタ７の各情
報に対応するエリアからなり、無効（＝“０″）を示す
情報に対応するエリアには予め所定のデータが保持され
ており、入力レジスタ２に保持されているベクトルデー
タに対応する、マスクレジスタ７のビットが有効（＝”
１”）を示していると、セレクタ付出力レジスタ５に保
持されている演算結果をマスクレジスタ７の有効を示す
情報に対応するエリアに先頭から順番に保持していく出
力ベクトルレジスタ６からなる。
る入力ベクトルレジスタ１と、入力ベクトルレジスタ１
の各要素の有効／無効を示す情報が格納されているマス
クレジスタ７と、入力レジスタ１から出力されたベクト
ルデータの各要素を順次保持する入力レジスタ２と、演
算開始時は所定の初期値Ｓ１を、演算開始後はセレクタ
付出力レジスタ５に保持されている演算結果を選択して
入力するセレクタ付入力レジスタ３と、入力レジスタ２
とセレクタ付人力レジスタ３にそれぞれ保持されている
データ間の演算を行ない演算結果をセレクタ付出力レジ
スタ５に出力する演算回路４と、入力レジスタ２に保持
されているベクトルデータに対応する、マスクレジスタ
７の情報を入力し、該情報が有効（＝“１″）を示して
いるとき、演算回路４の演算結果を入力して保持し、無
効（−“”Ｏ”）を示しているとき、セレクタイ＝１人
力レジスタ３が保持している演算結果を人力して保する
セレクタ付出力レジスタ５と、マスクレジスタ７の各情
報に対応するエリアからなり、無効（＝“０″）を示す
情報に対応するエリアには予め所定のデータが保持され
ており、入力レジスタ２に保持されているベクトルデー
タに対応する、マスクレジスタ７のビットが有効（＝”
１”）を示していると、セレクタ付出力レジスタ５に保
持されている演算結果をマスクレジスタ７の有効を示す
情報に対応するエリアに先頭から順番に保持していく出
力ベクトルレジスタ６からなる。
次に、本実施例の動作について説明する。
入力ベクトルレジスタ１には要素数ｎのベクトルデータ
Ｖ５（０）、Ｖ５（１）、 ・、Ｖ５（ｎ−１）が格納
され、マスクレジスタ７にはベクトルデータＶ５（０）
、Ｖ５（１）、−、Ｖ５（ｎ−１）（Ｄ有効／無効（“
１”のとき有効、１１０ Ｉ＋のとき無効）を示すマス
クデータ゛１０１・・・１°′が格納され、まＩζ出力
ベクトルレジスタ６の無効を示すマスクビットに対応す
るエリアには所定のベクトルデータＶ６（１）、・・・
が予め格納されているものとしく第２図）、漸化式 ％式％） （ただし、■は加算または乗算を示し、■６ （−１）
は初期値Ｓ１が与えられる）で表わされるイテレーショ
ン演算を行なうものとする。演算が開始されると、入力
レジスタ２に入力ベクトルレジスタ１からベクトルデー
タＶ５（０）が入力し、保持されるとともにセレクタ付
入力レジスタ３により初期値Ｓ１が選択され、初期値Ｓ
１と入力レジスタ２に保持されたベクトルデータＶ ５
（０）を用いて演算回路４で８１■■５（０）の演算
が行なわれ、演算結果Ｖ ６ （０）が出力される。こ
のとき、ベクトルデータＶ ５ （０）のマスクビット
が１″なので演算結果Ｖ ６ （０）はセレクタ付出力
レジスタ５に保持されるとともに出力ベクトルレジスフ
６の先頭のエリアに格納され、同時にセレクタ付入力レ
ジスタ３にも選択され保持される。次に、入力レジスタ
２にはベクトルデータＶ ５ （１）が保持され、演算
回路４はセレクタ付入力レジスタ３に保持されている演
算結果ｖ６（０）とベクトルデータＶ ５ （１）を用
いて演ｔ’ＸＶ６（０）■Ｖ５（１）を行ない、演算結
果Ｖ６（１）ヲｔレクタ付レジスタ５へ出力する。しか
し、ベクトルデータ５（１）に対応するマスクビットが
ｏ”であるのでセレクタ付出力レジスタ５に保持されず
、セレクタ付出力レジスタ５にはセレクタ付入力レジス
タ３に保持されているベクトルデータＶ６（０）が保持
され、セレクタ付入力レジスタ３の保持データは変わら
ない。また、マスクビット” ｏ ”のためこのベクト
ルデータＶ ６ （０）は出力ベクトルレジスタ６には
格納されず、出力ベクトルレジスタ６の２番目のエリア
には予め与えられていたベクトルデータＶ ６ （１）
がそのまま残る。
Ｖ５（０）、Ｖ５（１）、 ・、Ｖ５（ｎ−１）が格納
され、マスクレジスタ７にはベクトルデータＶ５（０）
、Ｖ５（１）、−、Ｖ５（ｎ−１）（Ｄ有効／無効（“
１”のとき有効、１１０ Ｉ＋のとき無効）を示すマス
クデータ゛１０１・・・１°′が格納され、まＩζ出力
ベクトルレジスタ６の無効を示すマスクビットに対応す
るエリアには所定のベクトルデータＶ６（１）、・・・
が予め格納されているものとしく第２図）、漸化式 ％式％） （ただし、■は加算または乗算を示し、■６ （−１）
は初期値Ｓ１が与えられる）で表わされるイテレーショ
ン演算を行なうものとする。演算が開始されると、入力
レジスタ２に入力ベクトルレジスタ１からベクトルデー
タＶ５（０）が入力し、保持されるとともにセレクタ付
入力レジスタ３により初期値Ｓ１が選択され、初期値Ｓ
１と入力レジスタ２に保持されたベクトルデータＶ ５
（０）を用いて演算回路４で８１■■５（０）の演算
が行なわれ、演算結果Ｖ ６ （０）が出力される。こ
のとき、ベクトルデータＶ ５ （０）のマスクビット
が１″なので演算結果Ｖ ６ （０）はセレクタ付出力
レジスタ５に保持されるとともに出力ベクトルレジスフ
６の先頭のエリアに格納され、同時にセレクタ付入力レ
ジスタ３にも選択され保持される。次に、入力レジスタ
２にはベクトルデータＶ ５ （１）が保持され、演算
回路４はセレクタ付入力レジスタ３に保持されている演
算結果ｖ６（０）とベクトルデータＶ ５ （１）を用
いて演ｔ’ＸＶ６（０）■Ｖ５（１）を行ない、演算結
果Ｖ６（１）ヲｔレクタ付レジスタ５へ出力する。しか
し、ベクトルデータ５（１）に対応するマスクビットが
ｏ”であるのでセレクタ付出力レジスタ５に保持されず
、セレクタ付出力レジスタ５にはセレクタ付入力レジス
タ３に保持されているベクトルデータＶ６（０）が保持
され、セレクタ付入力レジスタ３の保持データは変わら
ない。また、マスクビット” ｏ ”のためこのベクト
ルデータＶ ６ （０）は出力ベクトルレジスタ６には
格納されず、出力ベクトルレジスタ６の２番目のエリア
には予め与えられていたベクトルデータＶ ６ （１）
がそのまま残る。
次にベクトルデータＶ ５ （２）が入力レジスタ２に
保持され、セレクタ付人力レジスタ３に保持されている
演算結果Ｖ ６ （０）と演算回路４でＶ ６ （０）
■Ｖ ５ （２）の演算が行なわれ、演算結果Ｖ ６
（２１が出力される。このときベクトルデータＶ ５
（２）に対応するマスクビットが１″であるので、演算
結果Ｖ ６ （２）はセレクタ付出力レジスタ５に選択
されて保持されるとともに出力ベクトルレジスタ６の３
番目の１リアに格納され、同時にセレクタ付出力レジス
タ３にも選択され保持される。以下、同様の処理が繰り
返され、出力ベクトルレジスタ６の格納データは最終的
にＶ６（０）、Ｖ６（１） 、 Ｖ ６ （２） 、−
、Ｖ ６ （ｎ−１）となる。
保持され、セレクタ付人力レジスタ３に保持されている
演算結果Ｖ ６ （０）と演算回路４でＶ ６ （０）
■Ｖ ５ （２）の演算が行なわれ、演算結果Ｖ ６
（２１が出力される。このときベクトルデータＶ ５
（２）に対応するマスクビットが１″であるので、演算
結果Ｖ ６ （２）はセレクタ付出力レジスタ５に選択
されて保持されるとともに出力ベクトルレジスタ６の３
番目の１リアに格納され、同時にセレクタ付出力レジス
タ３にも選択され保持される。以下、同様の処理が繰り
返され、出力ベクトルレジスタ６の格納データは最終的
にＶ６（０）、Ｖ６（１） 、 Ｖ ６ （２） 、−
、Ｖ ６ （ｎ−１）となる。
以上説明したように本発明は、イテレーション演算回路
内でコンプレス処理、エキスバンド処理を行なうことに
より、〕コンプレス命令エキスバンド命令を必裳としな
いで１命令でマスク付イテレーション演算が実行される
ので、演算時間が短縮される効果がある。
内でコンプレス処理、エキスバンド処理を行なうことに
より、〕コンプレス命令エキスバンド命令を必裳としな
いで１命令でマスク付イテレーション演算が実行される
ので、演算時間が短縮される効果がある。
第１図は本発明のイテレーション演算回路の一実施例の
ブロック図、第２図は本実施例における入力ベクトルレ
ジスタ１と演算終了後の出力ベクトルレジスタ６の内容
を示す図、第３図はイテレーション演算回路の従来例の
ブロック図、第４図はコンプレス命令によるベクトルデ
ータの変化を示す図、第５図はイテレーション演算回路
によるベクトルデータの変化を示す図、第６図はエキス
バンド命令によるベクトルデータの変化を示す図である
。 １・・・入力ベクトルレジスタ、 ２・・・入力レジスタ、 ３・・・セレクタ付入力レジスタ、 ４・・・演算回路、 ５・・・セレクタ付出力レジスタ、 ６・・・出力ベクトルレジスタ。 特許出願人 日本電気株式会社 代 理 人 弁理士 内 原 晋 第２図 第４図 第５図 第６図
ブロック図、第２図は本実施例における入力ベクトルレ
ジスタ１と演算終了後の出力ベクトルレジスタ６の内容
を示す図、第３図はイテレーション演算回路の従来例の
ブロック図、第４図はコンプレス命令によるベクトルデ
ータの変化を示す図、第５図はイテレーション演算回路
によるベクトルデータの変化を示す図、第６図はエキス
バンド命令によるベクトルデータの変化を示す図である
。 １・・・入力ベクトルレジスタ、 ２・・・入力レジスタ、 ３・・・セレクタ付入力レジスタ、 ４・・・演算回路、 ５・・・セレクタ付出力レジスタ、 ６・・・出力ベクトルレジスタ。 特許出願人 日本電気株式会社 代 理 人 弁理士 内 原 晋 第２図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １、マスク付ベクトルデータのイテレーシヨン演算を行
なう、ベクトル処理装置のイテレーシヨン演算回路であ
って、 複数の要素からなるベクトルデータが格納されている入
力ベクトルレジスタと、 入力ベクトルレジスタに格納されているベクトルデータ
の各要素の有効／無効を示す情報が格納されているマス
クレジスタと、 入力ベクトルレジスタから出力されたベクトルデータの
各要素が順次保持される入力レジスタと、 演算開始時は所定の初期値を演算開始後は、演算結果を
選択して入力するセレクタ付入力レジスタと、 入力レジスタとセレクタ付入力レジスタにそれぞれ保持
されたデータ間の演算を行なう演算回路と、 入力レジスタに保持されているベクトルデータに対応す
る、マスクレジスタの情報を入力し、該情報が有効を示
しているとき、演算回路の演算結果を入力して保持し、
無効を示しているとき、セレクタ付入力レジスタが保持
している演算結果を入力して保持するセレクタ付出力レ
ジスタと、 入力レジスタに保持されているベクトルデータに対応す
るマスクレジスタの情報が有効を示しているとき、セレ
クタ付出力レジスタに保持されている演算結果をマスク
レジスタの有効を示す情報に対応するエリアに先頭から
順番に保持していく出力ベクトルレジスタとを有するイ
テレーション演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11590688A JPH01284970A (ja) | 1988-05-11 | 1988-05-11 | イテレーション演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11590688A JPH01284970A (ja) | 1988-05-11 | 1988-05-11 | イテレーション演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01284970A true JPH01284970A (ja) | 1989-11-16 |
Family
ID=14674135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11590688A Pending JPH01284970A (ja) | 1988-05-11 | 1988-05-11 | イテレーション演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01284970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007334819A (ja) * | 2006-06-19 | 2007-12-27 | Nec Corp | ベクトルリネーミング方式およびベクトル型計算機 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723174A (en) * | 1980-07-17 | 1982-02-06 | Fujitsu Ltd | Arithmetic system using mask register |
| JPS58109971A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | ベクトル演算処理方式 |
-
1988
- 1988-05-11 JP JP11590688A patent/JPH01284970A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723174A (en) * | 1980-07-17 | 1982-02-06 | Fujitsu Ltd | Arithmetic system using mask register |
| JPS58109971A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | ベクトル演算処理方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007334819A (ja) * | 2006-06-19 | 2007-12-27 | Nec Corp | ベクトルリネーミング方式およびベクトル型計算機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444970B2 (ja) | ||
| JPH04245324A (ja) | 演算装置 | |
| JPS6057467A (ja) | ベクトルデ−タ処理装置 | |
| JP3323312B2 (ja) | 高速化した試験パターン発生器 | |
| JPH01284970A (ja) | イテレーション演算回路 | |
| JPS60126736A (ja) | デ−タ処理装置 | |
| JPH01284969A (ja) | イテレーション演算回路 | |
| JPH0528431B2 (ja) | ||
| JPS5947651A (ja) | プログラム制御装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPH0362738A (ja) | 演算装置 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 | |
| JPS63208124A (ja) | マイクロプログラム制御装置 | |
| JPH02284225A (ja) | 演算処理装置 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPS63262760A (ja) | 高速フ−リエ変換装置 | |
| JPH02126322A (ja) | 情報処理装置 | |
| JPH04117555A (ja) | イテレーション演算方式 | |
| JPH0324615A (ja) | データ処理装置 | |
| JPH0343830A (ja) | ブロックリピート回路 | |
| JPH0222417B2 (ja) | ||
| JPH03135209A (ja) | 演算処理装置 | |
| JPH04152432A (ja) | パイプライン | |
| JPS5879324A (ja) | 巡回形デイジタルフイルタ | |
| JPH027139A (ja) | ストアデータレジスタ選択方式 |