JP2007334819A - ベクトルリネーミング方式およびベクトル型計算機 - Google Patents
ベクトルリネーミング方式およびベクトル型計算機 Download PDFInfo
- Publication number
- JP2007334819A JP2007334819A JP2006169010A JP2006169010A JP2007334819A JP 2007334819 A JP2007334819 A JP 2007334819A JP 2006169010 A JP2006169010 A JP 2006169010A JP 2006169010 A JP2006169010 A JP 2006169010A JP 2007334819 A JP2007334819 A JP 2007334819A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- renaming
- registers
- cell
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000013011 mating Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
Abstract
【解決手段】相互にセットをなすとともに論理ベクトルレジスタに対応する複数のリネーミングレジスタを設ける。各リネーミングレジスタは、それぞれ1ビットのデータを保持するセルC0,C1と、セルC0,C1ごとに設けられたセレクタS0,S1とを有する。セレクタS0,S1は、ライトデータWDかセット内の相手側のセルC1,C2が保持する値かをマスク信号MASKに応じて対応するセルC0,C1に供給する。この構成により、マスクが設定されている場合にはセル間でセルの値がコピーされ、マスクが設定されていないときにはライトデータWDがいずれかのセルに書き込まれるようにする。
【選択図】図1
Description
2 デコーダ
3 発行制御部
4 リソース管理部
5 LSユニット
6 外部記憶メモリ
9 データ書き込み制御部
31 制御信号
41 対応テーブル
42 選択信号
80,S0,S1 セレクタ
70,73 FMAC(演算器)
71,74 FDV(除算器)
72,75 FLOGIC(論理演算器)
C0,C1 セル
VR 論理レジスタ
VRR 物理ベクトルレジスタ
Claims (5)
- ベクトル計算機においてマスク演算機能を実現したままレジスタリネーミングを可能にするベクトルリネーミング方式であって、
相互にセットをなすとともに論理ベクトルレジスタに対応する複数のリネーミングレジスタを備え、
前記セット内で前記複数のリネーミングレジスタが相互に結合され、マスク演算に必要な値のコピーを前記セット内で実現できるようにした、ベクトルリネーミング方式。 - ベクトル計算機においてマスク演算機能を実現したままレジスタリネーミングを可能にするベクトルリネーミング方式であって、
相互にセットをなすとともに論理ベクトルレジスタに対応する複数のリネーミングレジスタを備え、
前記各リネーミングレジスタは、それぞれ1ビットのデータを保持するセルと、セルごとに設けられたセレクタとを有し、
前記セレクタは、ライトデータか前記セット内の他のセルが保持する値かをマスク信号に応じて対応するセルに供給し、
マスクが設定されている場合には前記セル間でセルの値をコピーし、前記マスクが設定されていないときには前記ライトデータをいずれかのセルに書き込むようにした、ベクトルリネーミング方式。 - 前記論理ベクトルレジスタごとに2個の物理ベクトルレジスタが前記複数のリネーミングレジスタとして設けられている、請求項1または2に記載のベクトルリネーミング方式。
- ベクトル型計算機であって、
レジスタリネーミングを制御する制御手段と、
相互にセットをなすとともに論理ベクトルレジスタに対応する複数のリネーミングレジスタと、
演算器と、
前記制御手段によって制御されて前記複数のリネーミングレジスタのうちの1つの出力を前記演算器に供給するセレクタと、
前記演算器の演算結果が入力して前記複数のリネーミングレジスタのいずれかに格納する書き込み制御手段と、
を備え、
前記セット内で前記複数のリネーミングレジスタが相互に結合され、マスク演算に必要な値のコピーを前記セット内で実現できるようにした、ベクトル型計算機。 - ベクトル型計算機であって、
レジスタリネーミングを制御する制御手段と、
相互にセットをなすとともに論理ベクトルレジスタに対応する複数のリネーミングレジスタと、
演算器と、
前記制御手段によって制御されて前記複数のリネーミングレジスタのうちの1つの出力を前記演算器に供給する第1のセレクタと、
前記演算器の演算結果が入力して前記複数のリネーミングレジスタのいずれかに格納する書き込み制御手段と、
を備え、
前記各リネーミングレジスタは、それぞれ1ビットのデータを保持するセルと、セルごとに設けられた第2のセレクタとを有し、
前記第2のセレクタは、前記書き込み制御手段からのライトデータか前記セット内の他のセルが保持する値かをマスク信号に応じて対応するセルに供給し、
マスクが設定されている場合には前記セル間でセルの値をコピーし、前記マスクが設定されていないときには前記ライトデータをいずれかのセルに書き込むようにした、ベクトル型計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169010A JP5145659B2 (ja) | 2006-06-19 | 2006-06-19 | ベクトルリネーミング方式およびベクトル型計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169010A JP5145659B2 (ja) | 2006-06-19 | 2006-06-19 | ベクトルリネーミング方式およびベクトル型計算機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007334819A true JP2007334819A (ja) | 2007-12-27 |
JP5145659B2 JP5145659B2 (ja) | 2013-02-20 |
Family
ID=38934210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006169010A Expired - Fee Related JP5145659B2 (ja) | 2006-06-19 | 2006-06-19 | ベクトルリネーミング方式およびベクトル型計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145659B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205088A (ja) * | 2009-03-04 | 2010-09-16 | Nec Computertechno Ltd | ベクトル処理装置、及びベクトル処理方法 |
JP2015106325A (ja) * | 2013-12-02 | 2015-06-08 | 日本電気株式会社 | ベクトルレジスタリネーミング制御方式、ベクトルプロセッサ、及びベクトルレジスタリネーミング制御方法 |
JP2019220065A (ja) * | 2018-06-22 | 2019-12-26 | 日本電気株式会社 | 演算装置及び演算システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284970A (ja) * | 1988-05-11 | 1989-11-16 | Nec Corp | イテレーション演算回路 |
JP2005508043A (ja) * | 2001-10-29 | 2005-03-24 | インテル コーポレイション | データの右方向平行シフトマージ方法及び装置 |
-
2006
- 2006-06-19 JP JP2006169010A patent/JP5145659B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01284970A (ja) * | 1988-05-11 | 1989-11-16 | Nec Corp | イテレーション演算回路 |
JP2005508043A (ja) * | 2001-10-29 | 2005-03-24 | インテル コーポレイション | データの右方向平行シフトマージ方法及び装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205088A (ja) * | 2009-03-04 | 2010-09-16 | Nec Computertechno Ltd | ベクトル処理装置、及びベクトル処理方法 |
JP2015106325A (ja) * | 2013-12-02 | 2015-06-08 | 日本電気株式会社 | ベクトルレジスタリネーミング制御方式、ベクトルプロセッサ、及びベクトルレジスタリネーミング制御方法 |
JP2019220065A (ja) * | 2018-06-22 | 2019-12-26 | 日本電気株式会社 | 演算装置及び演算システム |
Also Published As
Publication number | Publication date |
---|---|
JP5145659B2 (ja) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4829541B2 (ja) | マルチレベル・レジスタ・ファイルを有するディジタル・データ処理装置 | |
JP2004158018A (ja) | レジスタ・リネーム回路の半導体フロアプランのレイアウト・システム | |
JPH09311786A (ja) | データ処理装置 | |
JP2006509306A (ja) | 関係アプリケーションへのデータ処理システム相互参照用セルエンジン | |
JP4202244B2 (ja) | Vliw型dsp,及びその動作方法 | |
IL256663A (en) | Vector Account Instruction | |
JPH1165844A (ja) | パイプラインバイパス機能を有するデータ処理装置 | |
JP5145659B2 (ja) | ベクトルリネーミング方式およびベクトル型計算機 | |
KR102458467B1 (ko) | 벡터 생성 명령 | |
US9690600B2 (en) | Reconfigurable processor and method of operating the same | |
US20080082797A1 (en) | Configurable Single Instruction Multiple Data Unit | |
US7143268B2 (en) | Circuit and method for instruction compression and dispersal in wide-issue processors | |
JP2010117806A (ja) | 半導体装置、および、半導体装置によるデータ処理方法 | |
EP1220100A2 (en) | Circuit and method for hardware-assisted software flushing of data and instruction caches | |
EP1220089A2 (en) | System and method for executing conditional branch instructions in a data processor | |
JP6891596B2 (ja) | プロセッサ | |
JP4444305B2 (ja) | 半導体装置 | |
JP5327432B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP6020428B2 (ja) | ベクトルレジスタリネーミング制御方式、ベクトルプロセッサ、及びベクトルレジスタリネーミング制御方法 | |
US20120144174A1 (en) | Multiflow method and apparatus for operation fusion | |
US5812845A (en) | Method for generating an object code for a pipeline computer process to reduce swapping instruction set | |
JP5644571B2 (ja) | プロセッサ | |
JP5229321B2 (ja) | 演算処理装置 | |
JP2010079362A (ja) | プロセッサ、プロセッサの制御方法及び情報処理装置 | |
JP2006506727A (ja) | コピーレジスタファイルを有するvliw |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5145659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |