JPS63208124A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御装置に関し、特に画像
処理等に用いられて好適なマイクロプログラム制御装置
に関する。

〔従来の技術〕

マイクロプログラム制御装置を使用した画像処理におい
ては、処理すべきデータ量が膨大なために１マイクロプ
ログラムステツプでもステップ数を短縮することが処理
速度の向上につながる。

例えば、１０００　Ｘ　１０００画素の画像データを処
理するような場合には、１マイクロプログラムステンプ
が２００ｎｓの速度で実行されるとすれば、全データの
処理に対して１マイクロプログラムステツプ当たり０．
２秒の処理時間がかかることになる。

したがって、マイクロプログラム全体で１０マイクロプ
ログラムステツプが必要であるとするならば、マイクロ
プログラム全体で２秒という時間がががることになるの
で、マイクロプログラムのステップ数の短縮は重要な課
題である。

しかし、従来のこの種のマイクロプログラム制御装置で
は、マイクロ命令のオペレーションフィールドで指定さ
れたオペレーションをＩ’ｌＥユニットで処理してマイ
クロ命令の実行を行うようになっていたので、■マイク
ロ命令で実行されるオペレーション数が１オペレーシヨ
ンに限定され、マイクロプログラムのステップ数の短縮
にもおのずから限界があった。

〔発明が解決しようとする問題点〕

上述した従来のマイクロプログラム制御装置では、１マ
イクロ命令で１オペレーシヨンしか実行できないように
なっていたので、マイクロプログラムのステップ数の短
縮が困難であるという欠点がある。

本発明の目的は、上述の点に鑑み、１マイクロ命令で異
なるオペレーションを同時に実行可能とすることにより
、マイクロプログラムのステップ数を短縮することがで
きるようにしたマイクロプログラム制御装置を提供する
ことにある。

〔問題点を解決するための手段〕

本発明のマイクロプログラム制御装置は、複数のマイク
ロ命令からなるマイクロプログラムを格納するマイクロ
プログラムメモリと、マイクロプログラムアドレスを生
成して前記マイクロプログラムメモリに与えるアドレス
シーケンサと、前記マイクロプログラムメモリの前記マ
イクロプログラムアドレスから読み出されたマイクロ命
令を少なくともオペレーションフィールド、アドレスフ
ィールドおよびレジスタフィールドに対応させて格納す
るパイプラインレジスタと、前記マイクロ命令のオペレ
ーションフィールドで指定されたオペレーションに従っ
て動作する演算ユニットと、この演算ユニットのソース
バス、リファレンスバスおよびディスティネーションバ
スに接続されたランダムアクセスメモリおよびレジスタ
群と、前記ソースバス、リファレンスバスおよびディス
ティネーションバスに接続されマイクロ命令のレジスタ
フィールドで指定されたロード指示、カウントアツプ指
示およびカウントダウン指示に従ってロード動作、カウ
ントアツプ動作およびカウントダウン動作を行う１つ以
上のカウンタとを有する。

〔作用〕

本発明のマイクロプログラム制御装置では、マイクロプ
ログラムメモリが複数のマイクロ命令からなるマイクロ
プログラムを格納し、アドレスシーケンサがマイクロプ
ログラムアドレスを生成してマイクロプログラムメモリ
に与え、パイプラインレジスタがマイクロプログラムメ
モリのマイクロプログラムアドレスから読み出されたマ
イクロ命令を少なくともオペレージランフイールド、ア
ドレスフィールドおよびレジスタフィールドに対応させ
て格納し、演算ユニットがマイクロ命令のオペレーショ
ンフィールドで指定されたオペレーションに従って動作
し、ランダムアクセスメモリおよびレジスタ群が演算ユ
ニットのソースバス。

リファレンスバスおよびディスティネーションバスに接
続され、１つ以上のカウンタがソースバス。

リファレンスバスおよびディスティネーションバスに接
続されマイクロ命令のレジスタフィールドで指定された
ロード指示、カウントアツプ指示およびカウントダウン
指示に従ってロード動作、カウントアップ動作およびカ
ウントダウン動作を行う。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明の一実施例のマイクロプログラム制御
装置を示すブロック図である０本実施例のマイクロプロ
グラム制御Ｈ１装置は、マイクロプログラムメモリ１と
、パイプラインレジスタ２と、アドレスシーケンサ３と
、マツピングアレイ４と、分岐条件を選択するマルチプ
レクサ５と、分岐アドレスを選択するマルチプレクサ６
と、演算ユニット７と、アドレスバッファ８と、ランダ
ムアクセスメモリ　（以下、ＲＡＭと略記する）９と、
レジスタ群１０と、Ｍカウンタ１１およびＮカウンタ１
２と、ラッチ１３と、プログラマブルロジックアレイ（
以下、ＰＬＡと略記する）１４と、画像メモリ１５とか
ら、その主要部が構成されている。

マイクロプログラムメモリ１は、複数のマイクロ命令か
らなるマイクロプログラムを格納するメモリである。例
えば、マイクロプログラムの１つとして第４図に示すよ
うなマイクロプログラムを格納している。

パイプラインレジスタ２は、マイクロプログラムメモリ
１の出力側に接続されていて、シーケンスクロックＳＥ
（第３図ｆＭ＋参照）に応じてアドレスシーケンサ３に
より生成されたマイクロプログラムアドレスのマイクロ
命令２０（第２図参照）をマイクロプログラムメモリ１
から読み出して、マイクロ命令２０のオペレーションフ
ィールド２１．アドレスフイールド２２およびレジスタ
フィールド２３に対応させて格納するようになっている
。パイプラインレジスタ２の出力は、オペレーションフ
ィールド２１に対応するオペレーションバス２ａが分岐
条件を選択するマルチプレクサ５および演算ユニ７ト７
に接続され、アドレスフィールド２２に対応するアドレ
スバス２ｂが分岐アドレスを選択するマルチプレクサ６
に接続され、レジスタフィールド２３に対応するオペラ
ンドバス２ｃがＰＬＡ１４に接続されている。

アドレスシーケンサ３は、マツピングアレイ４から供給
されたマイクロプログラムの開始アドレスをシーケンス
クロックＳＥに応じてカウントアツプしてマイクロプロ
グラムアドレスを生成し、生成されたマイクロプログラ
ムアドレスをマイクロプログラムメモリ１に与える。な
お、アドレスシーケンサ３は、分岐条件を選択するマル
チプレクサ５の出力に応じて分岐アドレスを選択するマ
ルチプレクサ６からの分岐アドレスを選択するようにも
なっている。

マンピングアレイ４は、与えられたマイクロインストラ
フシランから対応するマイクロプログラムの開始アドレ
スを生成し、アドレスシーケンサ３に供給する。

演算ユニット７は、パイプラインレジスタ２に格納され
たマイクロ命令２０のオペレーションフィールド２１で
指定されたオペレーションに応じて動作するユニットで
ある。演算ユニット７は、ソース端子Ｓがソースバス７
ａに、リファレンス端子Ｒがリファレンスバス７ｂに、
ディティネーシッン端子りがディティネーションバス７
Ｃにそれぞれ接続されている。また、オペレーション端
子がオペレーションバス２ａを介してパイプラインレジ
スタ２に、ステータス端子がラッチ１３にそれぞれ接続
されている。

アドレスバッファ８は、分岐アドレスを選択するマルチ
プレクサ６から出力されるアドレスまたは値を格納する
バッファであり、その出力は演算ユニット７のソースバ
ス７ａおよびリファレンスバス７ｂに接続されている。

ＲＡＭ９は、演算ユニット７のソースバス７ａ。

リファレンスバス７ｂおよびディスティネーションバス
７Ｃに接続されていて、ライトイネーブルクロックＷＥ
　（第３図ｆａｌ参照）に応じて演算ユニット７．Ｍカ
ウンタ１１またはＮカウンタ１２からの出力を書き込ん
だり、ソースバス７ａまたはリファレンスバス７ｂにデ
ータを読み出したりするようになっている。

レジスタ群１０は、演算ユニット７のソースバス？ａ、
　　リファレンスバス７ｂおよびディスティネーション
バス７Ｃに接続されているとともに画像メモリ１５に接
続されており、ライトイネーブルクロックＷＥに応じて
演算ユニット７の出力または画像メモリ１５のデータを
入出力するようになっている。

Ｍカウンタ１１およびＮカウンタ１２は、通常のカウン
タで構成されているが、後に詳述するようにマイクロ命
令２０のレジスタフィールド２３でＭおよびＮのいずれ
か一方または双方が指定されるとロード動作、カウント
アツプ動作またはカウントダウン動作を実行することに
なるので、便宜的にＭカウンタおよびＮカウンタと呼ば
れる。これらＮカウンタ１１およびＮカウンタ１２は、
演算ユニット７のソースバス７ａ、　　リファレンスバ
ス７ｂおよびディスティネーションバス７Ｃに接続され
ていて演算ユニット７の出力をロードできるとともに、
ＰＬＡ１４に接続されていてこのＰＬＡ１４からのロー
ド信号、カウントアップ信号またはカウントダウン信号
に基づいてＮカウンタ１１およびＮカウンタ１２のいず
れか一方または双方がロード動作、カウントアツプ動作
またはカウントダウン動作するようになっている。また
、Ｎカウンタ１１およびＮカウンタ１２の出力は、分岐
アドレスを選択するマルチプレクサ６およびＲＡＭ９に
接続されている。

ラッチ１３は、演算ユニット７のステータス端子に接続
されていてライトイネーブルクロ７りＷＥに応じて演算
ユニット７のステータスをラッチする。このラッチ１３
の出力は、分岐条件を選択するマルチプレクサ５に接続
されている。

ＰＬＡ１４は、パイプラインレジスタ２のレジスタフィ
ールド２Ｃに対応するオペランドバス２ｃに接続されて
いて、マイクロ命令２０のレジスタフィールド２３で指
定されたＮカウンタ１１およびＮカウンタ１２のいずれ
か一方または双方を、ライトイネーブルクロックＷＥに
応じてロード動作させ、またカウントクロックＣＮＴ　
（第３図（ｂｌ参照）に応じてカウントアップ動作また
はカウントダウン動作させるようになっている。

画像メモリ１５は、レジスタ群９を経由して画像データ
を入出力するメモリである。

第２図を参照すると、本実施例のマイクロプログラム制
？１１装置で使用されるマイクロ命令２０は、オペレー
ションフィールド２１と、アドレスフィールド２２と曵
レジスタフィールド２３とから構成されている。オペレ
ーションフィールド２１では演算ユニット７のファンク
ションや分岐などのオペレーシヨンが指定され、アドレ
スフィールド２２では分岐アドレスや値等が指定され、
レジスタフィールド２３ではソースバス７ａ、　　リフ
ァレンスバス７ｂおよびディスティネーションバス７Ｃ
に接続されているＲＡＭ９．　　レジスタ群１０２Ｍカ
ウンタ１１およびＮカウンタ１２等が指定される。

ところで、本実施例のマイクロプログラム制御装置で使
用されるマイクロ命令２０で特徴的なことは、アドレス
フィールド２２ばかりでなくレジスタフィールド２３７
ＭおよびＮのいずれか一方または双方を指定することに
よりＮカウンタ１１およびＮカウンタ１２のいずれか一
方または双方を指定できるとともに、さらにはレジスタ
フィールド２３でＭ＋、Ｎ＋、Ｍ−、Ｎ−、ＭＮ＋、Ｍ
Ｎ　−、ＮＭ＋またはＮＭ−と指定することによりＮカ
ウンタ１１およびＮカウンタ１２のいずれか一方または
双方のカウントアツプ動作またはカウントダウン動作を
同時に指定できるようになっていることである。

詳しくは、Ｍ＋、Ｎ＋、Ｍ−またはＮ−と指定すること
により、指定されたＮカウンタ１１またはＮカウンタ１
２がカウント値をカウントアツプまたはカウントダウン
させてソースバス７ａまたはリファレンスバス７ｂに出
力させることができる。

また、ＭＮ＋、ＭＮ−、ＮＭ＋またはＮＭ−と指定する
ことにより、Ｎカウンタ１１とＮカウンタ１２とが同時
にカウント値をカウントアツプまたはカウントダウンさ
せて、先頭に指定された方のカウンタのカウント値をソ
ースバス７ａまたはリファレンスバス７ｂに出力させる
ことができる。

また、本実施例のマイクロプログラム制御装置では、例
えば第３図（ａｌおよび（ｂｌに示すように、■サイク
ルが２００ｎｓに設定されており、１サイクル内の先頭
６０ｎｓがシーケンスクロックＳＥとされ、１サイクル
内の１２０〜１８０ｎｓがライトイネーブルクロックＷ
Ｅとされている。また、カウントクロックＣＮＴが、シ
ーケンスクロックＳＥの後半２０ｎ３と対応するように
設定されている。

次に、このように構成された本実施例のマイクロプログ
ラム制御装置の動作について説明する。

なお、ここでは、第４図に示す画像メモリ１５からＲＡ
Ｍ９に画像データを転送するマイクロプログラムを一例
にとって説明する。

マイクロプログラムを指定するマイクロインストラクシ
ョンが入力されると、マツピングアレイ４はマイクロイ
ンストラフシランに対応するマイクロプログラムの開始
アドレスを出力する。

マツピングアレイ４からマイクロプログラムの開始アド
レスを入力したアドレスシーケンサ３は、シーケンスク
ロックＳＲに同期してこの開始アドレスをマイクロプロ
グラム３に与える。これと同時に、シーケンスクロック
ＳＥに同期してマイクロプログラムメモリ１から開始ア
ドレスに格納されているマイクロプログラムの第１ステ
ツプのマイクロ命令（ＣＬＲＮ）がパイプラインレジス
タ２に読み出される。

次に、演算ユニット７は、第１ステツプのマイクロ命令
２０のオペレーションフィールド２１で指定されたオペ
レーションを実行する。この結果、Ｎカウンタ１２がゼ
ロクリアされる。

マイクロプログラムの第１ステツプの実行が終了すると
、アドレスシーケンサ３がシーケンスクロックＳＥに応
じてカウントアツプされることによりマイクロプログラ
ムメモリｌに与えられるアドレスがインクリメントされ
る。これにより、第２ステツプ以降のマイクロ命令２０
が順次実行される。第３ステツプのマイクロ命令（ＭＥ
ＭＲＤ）および第４ステツプのマイクロ命令（ＭＯＶＥ
ＭＥＭＲＥＧ、ＲＡＭ−Ｍ）では、画像メモリ１５のデ
ータがレジスタ群１０中のレジスタを介してＲＡＭ９の
２１番地に転送される。

パイプラインレジスタ２に第５ステツプのマイクロ命令
（ＣＯＭＰ　　ＮＭ＋、＄４）が読み出されると、レジ
スタフィールド２３の指定（ＮＭ＋）に従いカウントク
ロックＣＮＴに応じてＭカウンタ１１およびＮカウンタ
１２がそれぞれ＋１だけカウントアップされ、かつＮカ
ウンタ１２のカウントアツプ出力（値“１”）がリファ
レンスバス７ｂに出力される。また、アドレスフィール
ド２２の指定に従いアドレスバッファ８に値“４′が格
納され、この値“４”がソースバス７ａに出力される。

したがって、演算ユニット７は、マイクロ命令２０のオ
ペレーションフィールド２１で指定された比較（ＣＯＭ
Ｐ）をソースバス７ａの値＠４″とリファレンスバス７
ｂの値“１”とに対して実行する。

第５ステツプのマイクロ命令２０の初回の通過時には、
演算ユニット７のソース端子Ｓの値“４″の方がリファ
レンス端子Ｒの値“１”より小さく差が負となるので、
演算ユニット７はその旨のステータスを出力し、このス
テータスはライトイネーブルクロックＷＥに応じてラッ
チ１３にラッチされる。

このため、次の第６ステツプのマイクロ命令（ＪＬＴ　
　＊ＡＡ）の実行時に分岐条件を選択するマルチプレク
サ５により分岐アドレス（＊ＡＡ）が選択されて、制御
が第３ステツプに戻る。これにより、同様の処理が繰り
返される。

このようにして第３〜第６ステツプのマイクロ命令２０
が繰り返し実行されると、第５ステツプのマイクロ命令
２０の４回目のループ時にリファレンスバス７ｂに出力
されるＮカウジタ１２のカウントアツプ出力が値“４”
となり、ラッチ１３に差が負である旨のステータスがラ
ッチされなくなる。この結果、第６ステツプのマイクロ
命令２０の実行時に分岐条件を選択するマルチプレクサ
５が動作せず、第３ステツプのマイクロ命令２０に制御
が戻らずに第７ステツプのマイクロ命令（ＮＥＸＴ）に
移行して、マイクロインストラクションで指定されたマ
イクロプログラムの処理が終了される。

このように本実施例のマイクロプログラム制御装置では
、Ｍカウンタ１１およびＮカウンタ１２のロード、カウ
ントアツプまたはカウントダウンと他のオペレーション
、例えば比較とが１マイクロプログラムステツプで実行
できる。したがって、第４図に示した本実施例のマイク
ロプログラム制御装置によるマイクロ命令を使用したマ
イクロプログラムを、全く同様の処理を行う第５図に示
す従来のマイクロプログラム制？１１％ｌｔ１によるマ
イクロ命令を使用したマイクロプログラムと比較すると
、第５図中に実線で囲んだ２ステップ分を短縮すること
ができ、この分゛マイクロプログラムの実行時間を短く
することができる。

〔発明の効果〕

以上説明したように本発明は、カウンタのロード、カウ
ントアツプおよびカウントダウンの指示をマイクロ命令
のオペレーションを指定するフィールドばかりではなく
レジスタを指定するフィールドで行うことができるよう
にしたことにより、カウンタのロード、カウントアツプ
（インクリメント）またはカウントダウン（ディクリメ
ント）と他のオペレージタン、例えば比較とを１マイク
ロプログラムステツプで実行でき、マイクロプログラム
のステップ数の短縮が可能となって画像データ等の処理
速度の向上を図ることができるという効果がある。

また、複数のカウンタを同時にロード、カウントアツプ
またはカウントダウンできるようにしたことにより、さ
らにマイクロプログラムのステップ数の短縮が可能とな
り、より一層の画像データ等の処理速度の向上を図るこ
とができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すプロンク図、 第２図は本実施例のマイクロプログラム制御装置で使用
するマイクロ命令の構成を示す図、第３図ｔａ＋および
Ｃｂ）は本実施例のマイクロプログラム制御装置におけ
る各種クロックをそれぞれ示すタイミングチャート、 第４図は本実施例のマイクロプログラム制御装置で実行
されるマイクロプログラムの一例を示す図、 第５図は第４図に示したマイクロプログラムと全く同様
の処理を行う従来のマイクロプログラムの一例を示す図
である。 図において、 １・・・マイクロプログラムメモリ、 ２・・・パイプラインレジスタ、 ３・・・アドレスシーケンサ、 ４・・・マツピングアレイ、 ５・・・分岐条件を選択するマルチプレクサ、６・・・
分岐アドレスを選択するマルチプレクサ、 ７・・・演算ユニット、 ７ａ・・ソースバス、 ７ｂ・・リファレンスバス、 ７Ｃ・・ディスティネーションバス、 ８・・・アドレスバッファ、 ９・・・ランダムアクセスメモリ、 １０・・・レジスタ群、 １１・・・Ｍカウンタ、 １２・・・Ｎカウンタ、 １３・・・ラッチ、 １４・・・プログラマブルロジックアレイ、１５・・・
画像メモリ、 ２０・・・マイクロ命令、 ２１・・・オペレーションフィールド、２２・・・アド
レスフィールド、 ２３・・・レジスタフィールドである。

Claims (1)

1. 【特許請求の範囲】 複数のマイクロ命令からなるマイクロプログラムを格納
   するマイクロプログラムメモリと、マイクロプログラム
   アドレスを生成して前記マイクロプログラムメモリに与
   えるアドレスシーケンサと、 前記マイクロプログラムメモリの前記マイクロプログラ
   ムアドレスから読み出されたマイクロ命令を少なくとも
   オペレーションフィールド、アドレスフィールドおよび
   レジスタフィールドに対応させて格納するパイプライン
   レジスタと、 前記マイクロ命令のオペレーションフィールドで指定さ
   れたオペレーションに従って動作する演算ユニットと、 この演算ユニットのソースバス、リファレンスバスおよ
   びディスティネーションバスに接続されたランダムアク
   セスメモリおよびレジスタ群と、前記ソースバス、リフ
   ァレンスバスおよびディスティネーションバスに接続さ
   れマイクロ命令のレジスタフィールドで指定されたロー
   ド指示、カウントアップ指示およびカウントダウン指示
   に従ってロード動作、カウントアップ動作およびカウン
   トダウン動作を行う１つ以上のカウンタと、を有するこ
   とを特徴とするマイクロプログラム制御装置。