JPS60146328A - マイクロプログラム制御計算機 - Google Patents
マイクロプログラム制御計算機Info
- Publication number
- JPS60146328A JPS60146328A JP280784A JP280784A JPS60146328A JP S60146328 A JPS60146328 A JP S60146328A JP 280784 A JP280784 A JP 280784A JP 280784 A JP280784 A JP 280784A JP S60146328 A JPS60146328 A JP S60146328A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- time
- instruction cycle
- microinstruction
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像処理等のように大量のデータを高速に処
理する必要がある分野において用いられる水平型マイク
ロプログラムによシ制御されるマイクロプログラム制御
計算機に関するものである。
理する必要がある分野において用いられる水平型マイク
ロプログラムによシ制御されるマイクロプログラム制御
計算機に関するものである。
従来例の構成とその問題点
第１図は一般的なマイクロプログラム制御計算機の構成
図である。外部信号ＣＭＤによりコマンドレジスタ１に
コマンドが与えられると、シーケンサ２は、コマンドの
内容により定められたアドレス値をマイクロプログラム
メモリ３に出力する。
図である。外部信号ＣＭＤによりコマンドレジスタ１に
コマンドが与えられると、シーケンサ２は、コマンドの
内容により定められたアドレス値をマイクロプログラム
メモリ３に出力する。
マイクロプログラムメモリ３からは、第２図に示した様
なＮビットのマイクロ命令が出力される（通常Ｎ≧６４
）。マイクロ命令は、クロック制御部７から供給される
基準クロックＣＰが”Ｌ′″からＨ”に変化するタイミ
ングでパイプラインレジスタ４に取シこまれることによ
り実行が開始される。マイクロ命令は、シーケンサ２お
よび条件セレクタ９を制御するためのシーケンス制御命
令、−演算装置６を制御するための演算命令、演算装置
６とメモリ制御部６の間のデータ転送を制御するデータ
転送命令、メモリ８への読み取シおよび書きこみを行な
うメモリ制御部６を制御するだめのメモリ制御命令、基
準クロックＣＰの周期（以下命令サイクル時間と呼ぶ）
を可変にするクロック制御部７を制御するためのクロ・
ツク制御命令から構成されておシ、各命令が並列実行さ
れる。
なＮビットのマイクロ命令が出力される（通常Ｎ≧６４
）。マイクロ命令は、クロック制御部７から供給される
基準クロックＣＰが”Ｌ′″からＨ”に変化するタイミ
ングでパイプラインレジスタ４に取シこまれることによ
り実行が開始される。マイクロ命令は、シーケンサ２お
よび条件セレクタ９を制御するためのシーケンス制御命
令、−演算装置６を制御するための演算命令、演算装置
６とメモリ制御部６の間のデータ転送を制御するデータ
転送命令、メモリ８への読み取シおよび書きこみを行な
うメモリ制御部６を制御するだめのメモリ制御命令、基
準クロックＣＰの周期（以下命令サイクル時間と呼ぶ）
を可変にするクロック制御部７を制御するためのクロ・
ツク制御命令から構成されておシ、各命令が並列実行さ
れる。
シーケンス制御命令は、マイクロ命令実行中に、条件セ
レクタ９の出力に基づき、シーケンサ２およびマイクロ
プログラムメモリ３を介して、次のマイクロ命令を準備
するので、基準クロックＣＰの次の立上シでパイプライ
ンレジスタ４から次のマイクロ命令が即座に出力される
。ここで、メモリ制御命令を使用する場合は、メモリア
クセス時間がその他の命令の実行時間よりも長いため、
命令サイクル時間を長くする必要があるＯ従って、メモ
リ８の読み出し命令（命令コード″ＲＤ”）および書き
こみ命令（命令コード″ＷＴ”）は、第２図に示した様
に定義される。ただし、信号ＭＲＷは、メモリ８の読み
出し／書きこみの種別、信号ＭＳＴＢは、メモリ８への
アクセスの有無、信号ＣＷＡＩ Ｔは、命令サイクル時
間をメモリ制御部θからのメモリ読み出し／書きこみ完
了信号ＭＡＣＫによって制御するかどうかの有無、信号
ＣＬ２および信号ＣＬ１は、命令サイクル時間の長さ、
信号ＭＤＥはメモリ８を直接アクセスするだめの信号で
ある。
レクタ９の出力に基づき、シーケンサ２およびマイクロ
プログラムメモリ３を介して、次のマイクロ命令を準備
するので、基準クロックＣＰの次の立上シでパイプライ
ンレジスタ４から次のマイクロ命令が即座に出力される
。ここで、メモリ制御命令を使用する場合は、メモリア
クセス時間がその他の命令の実行時間よりも長いため、
命令サイクル時間を長くする必要があるＯ従って、メモ
リ８の読み出し命令（命令コード″ＲＤ”）および書き
こみ命令（命令コード″ＷＴ”）は、第２図に示した様
に定義される。ただし、信号ＭＲＷは、メモリ８の読み
出し／書きこみの種別、信号ＭＳＴＢは、メモリ８への
アクセスの有無、信号ＣＷＡＩ Ｔは、命令サイクル時
間をメモリ制御部θからのメモリ読み出し／書きこみ完
了信号ＭＡＣＫによって制御するかどうかの有無、信号
ＣＬ２および信号ＣＬ１は、命令サイクル時間の長さ、
信号ＭＤＥはメモリ８を直接アクセスするだめの信号で
ある。
この様なメモリ制御方式では、メモリ制御命令を含んだ
マイクロ命令を実行する場合、メモリアクセス時間によ
って命令サイクル時間が長くなるため、並行して実行さ
れる演算命令の実行時間も長くなシ、全体として処理時
間が長くなるという問題があった。
マイクロ命令を実行する場合、メモリアクセス時間によ
って命令サイクル時間が長くなるため、並行して実行さ
れる演算命令の実行時間も長くなシ、全体として処理時
間が長くなるという問題があった。
発明の目的
本発明は、演算命令の実行時間を落さずに、メモリ制御
命令を含んだマイクロ命令を実行できるよう力マイクロ
プログラム制御計算機を実現することを目的とする。
命令を含んだマイクロ命令を実行できるよう力マイクロ
プログラム制御計算機を実現することを目的とする。
発明の構成
本発明は、命令サイクル時間をマイクロ命令によ多制御
できるクロック制御部と、メモリの読み出しおよび書き
込みを行なうメモリ制御部と、演算を実行する演算装置
とを備え、１つの命令サイクル時間で前記メモリの１回
の読出しまたは書き込みを行なうマイクロ命令が入力さ
れたときは、前記メモリ制御部が読み出しまたは書き込
みを行なった後、その終了信号を受けて前記クロック制
御部が命令サイクルを終了し、複数の命令サイクル時間
にメモリの１回の読み出しまたは書き込みを行なうマイ
クロ命令群が入力されたときは、前記クロック制御部は
あらかじめ定められた時間に命令サイクル時間を設定し
、かつ前記マイクロ命令群を構成するマイクロ命令が前
記設定された命令サイクル時間に実行される毎に前記演
算装置における演算が行なわれるように構成したマイク
ロプログラム制御装置である。
できるクロック制御部と、メモリの読み出しおよび書き
込みを行なうメモリ制御部と、演算を実行する演算装置
とを備え、１つの命令サイクル時間で前記メモリの１回
の読出しまたは書き込みを行なうマイクロ命令が入力さ
れたときは、前記メモリ制御部が読み出しまたは書き込
みを行なった後、その終了信号を受けて前記クロック制
御部が命令サイクルを終了し、複数の命令サイクル時間
にメモリの１回の読み出しまたは書き込みを行なうマイ
クロ命令群が入力されたときは、前記クロック制御部は
あらかじめ定められた時間に命令サイクル時間を設定し
、かつ前記マイクロ命令群を構成するマイクロ命令が前
記設定された命令サイクル時間に実行される毎に前記演
算装置における演算が行なわれるように構成したマイク
ロプログラム制御装置である。
実施例の説明
第３図は、本発明の一実施例を示す構成図である。外部
信号ＣＭＤによりコマンドレジスタ１にコマンドが与え
られると、シーケンサ２は、コマンドの内容によシ定め
られたアドレス値をマイクロプログラムメモリ３へ出力
する。マイクロプログラムメモリ３からは、マイクロ命
令が出力される。マイクロ命令は、クロック制御部７′
から供給される基準クロックＣＰの立上りのタイミング
でパイプラインレジスタ４に取りこまれ実行が開始され
る。マイクロ命令は、第４図に示した様に、水平型８０
ビツトで、シーケンサ２および条件セレクタ９を制御す
るだめのシーケンス制御命令、演算装置６を制御するた
めの演算命令、演算装置５とメモリ制御部６′の間のデ
ータ転送を制御するデータ転送命令、メモリ８への読み
取りおよび書きこみを行々うメモリ制御部６′を制御す
るためのメモリ制御命令、命令サイクル時間を可変にす
るクロック制御部７′を制御するクロック制御命令から
構成されており各命令が′並列実行される。ここで、メ
モリ制御命令としては、命令サイクル時間をメモリアク
セス時間により可変とすることによリメモリ８の読み取
りおよび書きこみを行なうモードＡに対して、命令コー
ド″ＲＤＡ’″および”ＷＴＡ”が定義され、命令サイ
クル時間は変わらず、３つの命令サイクルにそれぞれ別
々の命令コードを割シ付は連続して実行することにより
メモリ８の読み取りおよび書きこみを行なうモードＢに
対しては、命令コード″ＲＤＢ１”。
信号ＣＭＤによりコマンドレジスタ１にコマンドが与え
られると、シーケンサ２は、コマンドの内容によシ定め
られたアドレス値をマイクロプログラムメモリ３へ出力
する。マイクロプログラムメモリ３からは、マイクロ命
令が出力される。マイクロ命令は、クロック制御部７′
から供給される基準クロックＣＰの立上りのタイミング
でパイプラインレジスタ４に取りこまれ実行が開始され
る。マイクロ命令は、第４図に示した様に、水平型８０
ビツトで、シーケンサ２および条件セレクタ９を制御す
るだめのシーケンス制御命令、演算装置６を制御するた
めの演算命令、演算装置５とメモリ制御部６′の間のデ
ータ転送を制御するデータ転送命令、メモリ８への読み
取りおよび書きこみを行々うメモリ制御部６′を制御す
るためのメモリ制御命令、命令サイクル時間を可変にす
るクロック制御部７′を制御するクロック制御命令から
構成されており各命令が′並列実行される。ここで、メ
モリ制御命令としては、命令サイクル時間をメモリアク
セス時間により可変とすることによリメモリ８の読み取
りおよび書きこみを行なうモードＡに対して、命令コー
ド″ＲＤＡ’″および”ＷＴＡ”が定義され、命令サイ
クル時間は変わらず、３つの命令サイクルにそれぞれ別
々の命令コードを割シ付は連続して実行することにより
メモリ８の読み取りおよび書きこみを行なうモードＢに
対しては、命令コード″ＲＤＢ１”。
１°ＲＤＢ２”、ＲＤＢ３”、”ＷＴＢｌ”。
”Ｗ Ｔ Ｂ ２”および“’ＷＴＢｓ”が定義される
。ただし、信号ＭＭＤはモードＡまたはモードＢの種別
、信号Ｍ Ｅ Ｎ Ｄは、モードＢでのメモリ制御命令
の最終サイクルの命令コードかどうかの区別、信号ＭＳ
ＴＢは、メモリ８へのアクセスの有無、信号ＣＷＡＩＴ
は、命令サイクル時間をメモリ制御部６′からのメモリ
読出し／書きこみ完了信号ＭλＣＫＫよって制御するか
どうかの区別、信号ＣＬ２およびＣＬｌは、命令サイク
ル時間の長さ、信号ＭＤＥは、メモリ８を直接アクセス
するだめの信号である。モードＡにおけるメモリ制御部
６′の動作タイミング図を第５図に示す。命令コード″
ＲＤＡ”または” ’Ｗ Ｔ Ａ”によって信号ＭＳＴ
ＢがＨｕとなることにより基準クロックＣＰの立下りで
信号ＭＤＥが”Ｌ”となりメモリアクセスが開始される
。時間ｔＡｃ後に、メモリアクセスが完了すると、メモ
リ制御部６′は、信号ＭＡＣＫをＬ １１としてクロッ
ク制御部７′に与えるとともに信号ＭＤＥをＨ′”に戻
す。クロック制御部７′は信号ＣＷＡＩＴが”Ｈ”であ
るので信号ＭＡＣＫがパＬ′”となることにより、現在
の命令サイクルを完了し、次の命令サイクルに移る。メ
モリ制御命令コードＲＤＡ”または“ＷＴＡ’”と並列
に演算命令コードＡＬＵ１”も実行される。
。ただし、信号ＭＭＤはモードＡまたはモードＢの種別
、信号Ｍ Ｅ Ｎ Ｄは、モードＢでのメモリ制御命令
の最終サイクルの命令コードかどうかの区別、信号ＭＳ
ＴＢは、メモリ８へのアクセスの有無、信号ＣＷＡＩＴ
は、命令サイクル時間をメモリ制御部６′からのメモリ
読出し／書きこみ完了信号ＭλＣＫＫよって制御するか
どうかの区別、信号ＣＬ２およびＣＬｌは、命令サイク
ル時間の長さ、信号ＭＤＥは、メモリ８を直接アクセス
するだめの信号である。モードＡにおけるメモリ制御部
６′の動作タイミング図を第５図に示す。命令コード″
ＲＤＡ”または” ’Ｗ Ｔ Ａ”によって信号ＭＳＴ
ＢがＨｕとなることにより基準クロックＣＰの立下りで
信号ＭＤＥが”Ｌ”となりメモリアクセスが開始される
。時間ｔＡｃ後に、メモリアクセスが完了すると、メモ
リ制御部６′は、信号ＭＡＣＫをＬ １１としてクロッ
ク制御部７′に与えるとともに信号ＭＤＥをＨ′”に戻
す。クロック制御部７′は信号ＣＷＡＩＴが”Ｈ”であ
るので信号ＭＡＣＫがパＬ′”となることにより、現在
の命令サイクルを完了し、次の命令サイクルに移る。メ
モリ制御命令コードＲＤＡ”または“ＷＴＡ’”と並列
に演算命令コードＡＬＵ１”も実行される。
モードＢにおけるメモリ制御部６′の動作タイミング図
を第６図に示す。命令コード″ＲＤＢ１”または“’Ｗ
ＴＢ１”によシ信号１ｓＴＢがＩＩ ＨＩＩとなること
により基準クロックＣＰの立下りで信号ＭＤＥがＬ”と
なシメモリアクセスが開始される。命令コード”ＲＤＢ
２”または” ＷＴ Ｂ ２ ”の命令サイクルでは、
メモリアクセスを継続する。
を第６図に示す。命令コード″ＲＤＢ１”または“’Ｗ
ＴＢ１”によシ信号１ｓＴＢがＩＩ ＨＩＩとなること
により基準クロックＣＰの立下りで信号ＭＤＥがＬ”と
なシメモリアクセスが開始される。命令コード”ＲＤＢ
２”または” ＷＴ Ｂ ２ ”の命令サイクルでは、
メモリアクセスを継続する。
命令コード”ＲＤＢ３”または” Ｗ Ｔ Ｂ ３ ”
により信号ＭＥＮＤがＮ Ｈ１１となることにより基準
クロックＣＰの立下りで信号ＭＤＥはＨＴ＋となシメモ
リアクセスを完了する。メモリ制御命令コードゞ’ＲＤ
Ｂ１”〜″ＲＤＢ３′′または”ＷＴＢｌ”〜“ＷＴＢ
ａ”と並列に演算命令コード″ＡＬＵ１”〜゛Ａ Ｌ
Ｕ ｓ ”も実行される。ただし、メモリアクセス時間
食ＡＣ≦２Ｘ（命令サイクル時間）とする０ モードＡでは、１回のメモリアクセスに対してマイクロ
命令は１つであシ、マイクロプログラムメモリ３の容量
は減るが、演算命令は１回しか実行できず処理時間は長
くなる０ モードＢでは、１回のメモリアクセスに対して、マイク
ロ命令は、複数の命令サイクルに分かれるためマイクロ
プログラムメモリ３の容量は増えるが、演算命令も複数
回実行でき処理時間は短かくなる。
により信号ＭＥＮＤがＮ Ｈ１１となることにより基準
クロックＣＰの立下りで信号ＭＤＥはＨＴ＋となシメモ
リアクセスを完了する。メモリ制御命令コードゞ’ＲＤ
Ｂ１”〜″ＲＤＢ３′′または”ＷＴＢｌ”〜“ＷＴＢ
ａ”と並列に演算命令コード″ＡＬＵ１”〜゛Ａ Ｌ
Ｕ ｓ ”も実行される。ただし、メモリアクセス時間
食ＡＣ≦２Ｘ（命令サイクル時間）とする０ モードＡでは、１回のメモリアクセスに対してマイクロ
命令は１つであシ、マイクロプログラムメモリ３の容量
は減るが、演算命令は１回しか実行できず処理時間は長
くなる０ モードＢでは、１回のメモリアクセスに対して、マイク
ロ命令は、複数の命令サイクルに分かれるためマイクロ
プログラムメモリ３の容量は増えるが、演算命令も複数
回実行でき処理時間は短かくなる。
発明の効果
本発明によれば、モードＡおよびモードＢをマイクロ命
令によシ選択することができるため、処理時間は多少長
くなっても、マイクロプログラムメモリの容量を減らし
たい場合にはモードＡを、処理時間をできるだけ短くし
たい場合にはモードＢによシメモリの読み出しおよび書
きこみを行なうことができ、幅広い用途に対応できる。
令によシ選択することができるため、処理時間は多少長
くなっても、マイクロプログラムメモリの容量を減らし
たい場合にはモードＡを、処理時間をできるだけ短くし
たい場合にはモードＢによシメモリの読み出しおよび書
きこみを行なうことができ、幅広い用途に対応できる。
第１図は従来のマイクロプログラム制御計算機の構成を
示すブロック図、第２図は従来のマイクロ命令を示す図
、第３図は本発明による一実施例の構成を示すブロック
図、第４図は、第３図において用いたマイクロ命令を示
す図、第５図はモードＡにおけるメモリ制御部の動作タ
イミング図、第６図はモードＢにおけるメモリ制御部の
動作タイミング図である。 １・・・・・・コマンドレジスタ、２・・・・・・シー
ケンサ、３・・・・・・マイクロプログラムメモリ、４
・・・・・・パイフラインレジスタ、５・・・・・・演
算装置、６′・・・・・・メモリ制御部、７′・・・・
・・クロック制御部、８・・・・・・メモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１− 図 第２図 第 ３ 図 第 ４ 図
示すブロック図、第２図は従来のマイクロ命令を示す図
、第３図は本発明による一実施例の構成を示すブロック
図、第４図は、第３図において用いたマイクロ命令を示
す図、第５図はモードＡにおけるメモリ制御部の動作タ
イミング図、第６図はモードＢにおけるメモリ制御部の
動作タイミング図である。 １・・・・・・コマンドレジスタ、２・・・・・・シー
ケンサ、３・・・・・・マイクロプログラムメモリ、４
・・・・・・パイフラインレジスタ、５・・・・・・演
算装置、６′・・・・・・メモリ制御部、７′・・・・
・・クロック制御部、８・・・・・・メモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１− 図 第２図 第 ３ 図 第 ４ 図
Claims (1)
- 命令サイクル時間をマイクロ命令によシ制御できるクロ
ック制御部と、メモリの読み出しおよび書き込みを行な
うメモリ制御部と、演算を実行する演算装置とを備え、
１つの命令サイクル時間で前記メモリの１回の読出しま
たは書き込みを行なうマイクロ命令が入力されたときは
、前記メモリ制御部が読み出しまたは書き込みを行なっ
た後、その終了信号を受けて前記クロック制御部が命令
。サイクルを終了し、複数の命令サイクル時間にメモリ
の１回の読み出しまたは書き込みを行なうマイクロ命令
群が入力されたときは、前記クロック制御部はあらかじ
め定められた時間に命令サイクル時間を設定し、かつ前
記マイクロ命令群を構成するマイクロ命令が前記設定さ
れた命令サイクル時間に実行される毎に前記演算装置に
おける演算が行なわれるように構成したマイクロプロゲ
ラ呑制御計１先
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP280784A JPS60146328A (ja) | 1984-01-11 | 1984-01-11 | マイクロプログラム制御計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP280784A JPS60146328A (ja) | 1984-01-11 | 1984-01-11 | マイクロプログラム制御計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146328A true JPS60146328A (ja) | 1985-08-02 |
Family
ID=11539653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP280784A Pending JPS60146328A (ja) | 1984-01-11 | 1984-01-11 | マイクロプログラム制御計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146328A (ja) |
-
1984
- 1984-01-11 JP JP280784A patent/JPS60146328A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077385B2 (ja) | データ処理装置 | |
| JPS62197830A (ja) | デ−タ処理システム | |
| JPS61204758A (ja) | コ・プロセツサ制御方式 | |
| JPS60101644A (ja) | ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| EP0164418B1 (en) | Microprogram control system | |
| JPS6089274A (ja) | ベクトルマスク制御システム | |
| JPS60146328A (ja) | マイクロプログラム制御計算機 | |
| JPS59739A (ja) | マイクロプログラム処理装置における時間保障方式 | |
| JPH03271829A (ja) | 情報処理装置 | |
| JP2583506B2 (ja) | データ処理装置 | |
| JPS6217840A (ja) | 属性フラグによるマイクロプログラム制御方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPH0234058B2 (ja) | ||
| JPH0338613B2 (ja) | ||
| JPS63208124A (ja) | マイクロプログラム制御装置 | |
| JPH04174034A (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JPS59105148A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| JPH0419575B2 (ja) | ||
| JPS6133506A (ja) | プログラマブル・コントロ−ラ | |
| JPH0348931A (ja) | 情報処理装置 | |
| JPS6017146B2 (ja) | 演算装置 | |
| JPS63153637A (ja) | デ−タ処理装置 |