JPS60101644A - ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ - Google Patents

ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ

Info

Publication number
JPS60101644A
JPS60101644A JP58208567A JP20856783A JPS60101644A JP S60101644 A JPS60101644 A JP S60101644A JP 58208567 A JP58208567 A JP 58208567A JP 20856783 A JP20856783 A JP 20856783A JP S60101644 A JPS60101644 A JP S60101644A
Authority
JP
Japan
Prior art keywords
processing
computer
parallel processing
register
neumann
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58208567A
Other languages
English (en)
Other versions
JPH0368429B2 (ja
Inventor
Masahiro Sowa
将容 曽和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP58208567A priority Critical patent/JPS60101644A/ja
Priority to AT84113431T priority patent/ATE57583T1/de
Priority to EP84113431A priority patent/EP0144779B1/en
Priority to DE8484113431T priority patent/DE3483418D1/de
Publication of JPS60101644A publication Critical patent/JPS60101644A/ja
Priority to US07/022,499 priority patent/US4780820A/en
Publication of JPH0368429B2 publication Critical patent/JPH0368429B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Image Processing (AREA)
  • Holo Graphy (AREA)
  • Advance Control (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、機械語レベルで並列処理が可能な並列処理
コンピュータに関する。詳細には、並列コンピュータ内
に直列処理コンピュータであるノイマン式コンピュータ
の実行方式を導入する技術に関する。
（発明の背景） 現在のコンピュータのほとんどは、直列処理を基本原理
としたノイマン式コンピュータであるが、その応用範囲
が広がるに従って、超高速処理が可能なコンピュータの
出現が要望されている。
ところが、ノイマン式コンピュータは直列処理を基本原
理としているために、並列処理を多く含む処理の超高速
化には向かない。それゆえ、超高速処理を実現するため
に、データフローコンピュータやコントロールフローパ
ラレルコンビコータ等、並列処理を基本原理としたコン
ピュータの研究が進められている。
ところが、これらほとんどの並列処理コンピュータでは
、命令の実行順序が一意的に定まらない非決定処理を行
なうため、決定処理を行なうノイマン式コンピュータで
は簡単であったが、ある信号入力に対し、定められた時
間後に信号を出力するということが簡単にはできなかっ
たし１．ノイマン式コンピュータとは逆に、直列処理し
か含まない処理を、並列処理コンピュータで行なうと実
行速度が遅くなるという欠点があった。
また、ノイマン式とこれら並列処理コンピュータでは、
基本原理が異なるため、コンピュータを利用した仕事の
ように、ソフトウェアの蓄積が大きく仕事の効率を左右
する分野では、ノイマン式コンピュータから並列処理コ
ンピュータへの移行がスムーズにいかないという欠点が
あった。
（発明の目的） この発明の目的とするところは、並列処理コンピュータ
に、直列処理コンピュータであるノイマン式処理をＷ［
′！ｌことによって、非決定処理と決定処理、並列処理
と直列処理を可能にし、直列処理を含ｌυだ並列処理プ
ログラムの実行を高速にでき、また、現在蓄積されてい
る膨大なソフトウェアの実行を、並列処理コンピュータ
で可能にすることによって、ノイマン式コンピュータ時
代から、並列式コンピュータ時代への移行をスムーズに
するコンピュータを製作Ｊ−ることにある。
（発明の構成、と効果） この発明は上記の目的を達成するために、少なくとも命
令やデータを格納するメモリと、命令を実行する複数個
のファンクショナルユニットと、実行可能な命令を指示
するノードドライビングレジスタおよび各ファンクショ
ナルユニットにノイマン式処理か並列処理かを指示する
モードレジスタから構成される。
この構成で、並列処理中（モードレジスタの内・容はＰ
”である）、あるファンクショナルユニットがノードド
ライビングレジスタの１ワードによって指示されている
実行可能命令をメモリから取り出したとき、その命令が
ノイマン式処理の開始を意味するものであれば、モード
レジスタにノイマン式処理を意味するＮ″を書込む。
以後、ノードドライビングレジスタの１ワードはそのフ
ァンクショナルユニット専用となり、ノイマン式コンピ
ュータのプログラムカウンタとして働く。
このファンクショナルユニットとプログラムカウンタと
でノイマン式コンピュータの中央処理装置に相当する動
作を行なう。
ノイマン式コンピュータとして働いているファンクショ
ナルユニットとノードドライビングレジスタの並列処理
コンピュータへの１要素としての復帰は、ファンクショ
ナルユニットが、復帰命令を取り出し、モードレジスタ
にＰ″を書込むことにより行なわれる。
この構成によると、ノイマン式コンピュータへの切り替
えが簡単で、また１つの並列コンピュータの中に、複数
個のノイマン式コンピュータの存在が許されるので、ノ
イマン式プログラムの実行と並列処理プログラムの実行
を同時に行なうことが可能となる。
（実施例の説明） 第２図は、この発明の一実施例によるコントロール７０
−パラレルコンピュータのプログラムである。
Ｎ１〜Ｎ４はノードと呼ばれ、その内部に処理内容を含
んでいる。
ノードに入力されている矢印は入力アークとげばれ、ノ
ードから出力されている矢印は出力アークと呼ばれる。
ノード内の処理の実行は、そのノードのづ゛べての入力
アーク上に、制御権を表わすトークン（図では黒丸で表
わされている〉がおかれたとき、そのトークンをノード
内に取込むことによって始められ、処理が終了すると、
出力アーク上にトークンを出力する。
１つのノードに入力されるべきトークンは、そのノード
へのノードポインタＮＰＲとともに、］−一クりパケッ
トＴＰと呼ばれるひとまとめにした形で、ノードドライ
ビングレジスタ１（以下、ＮＤＲという）に格納される
。
なお、ＬＴはレフトトークン、ＲＴはライトトークンで
ある。
このプログラムでは、ノードＮ、まででｙ　−ａ二しに
、ヤｂ ａＸｂ を計算している。
第１図は、コントロール７０−並列計算機のハードウェ
ア構成を示す図である。同図において、１はトークンパ
ケットを格納するノードドライビングレジスタ（ＮＤＲ
）、２は並列処理とノイマン処理を切替えるための信号
を入れるためのモードレジスタ（ＭＤ盲〜ＭＤｎ）、３
は、ノードの処理を行なうファンクショナルユニット（
Ｆｕ　Ｉ〜Ｆｕｎ）、４はノード（命令）とデータを格
納するメモリ（Ｍ）である。
今、すべてのＭＤにＰ″′が入っていると仮定すると、
このコンピュータのそれぞれのファンクショナルユニッ
トＦｕは次のように動作する。
まず、ファンクショナルユニットは、ＮＤＲｌからノー
ドを実行するのに充分なトークンが格納されたトークン
パケットＴＰを取り出す（１）。
例えば、ファンクショナルユニットＦｕ２が第１図のＮ
３に入力されるべきトークンパケットを、ＮＤＲの第７
ワード目ＮＤＲ（７）から取り出したとすると、そのＴ
ＰのノードポインタＮＰＲに示されているノードＮ３を
メモリ４から取り出す（２）。
その後、ｘ−ｐ÷ｑの計算を行ない（３）、計算終了後
トークンにノードＮ４を示すノードポインタを接続して
トークンパケットＴ　Ｐとしく４）、ＮＤＲｌに入れる
（第１図破線）。
Ｎ’ＤＲ１に入れられたトークンパケットは、同じノー
ドポインタを持つもの同士がひとまとめにされ格納され
る（５）。
以上の動作がそれぞれのファンクショナルユニツｈ　３
によって互いに独立に行なわれ、プログラムが並列的に
実行されてゆく。
もし、（２）で取り出したノードが、例えばＮＢＥＧＩ
Ｎで示されるノイマン式プログラム冊始命令であったな
らば、ファンクショナルユニットＦＬＩ２は、モードレ
ジスタＭＤ２にＮ″を入れる。
Ｍ　Ｄ　２に４１　Ｎ　Ｉ＋が入ると、ＮＯＲの７番目
のワードＮＯＲ（７）はＦＬＪ２専用に割イ４られ、以
後、ＮＤＲ＜７）のノードポインタ部ＮＰＲが、ノイマ
ン式コンピュータのプログラムカウンタとして働く。
すなわち、ＮＤＲ（７）とＦｕｚ、メモリとで１台のノ
イマン式コンピュータを形成する。
以後、ＦＬＩ２は、第１図で１点鎖線内に示されている
ノイマン式プログラムを実行する。
ノイマン式プログラム実行中に、例えばノードＮ６；Ｎ
ＥＮ’Ｄで示されるノイマン式プログラム終了命令を取
り出したならば、ＦｕｚはＭＤ２に゛冒フ″を入れる。
ＭＤ２に“Ｐ゛が入ることによって、ＮＤＲ（７）はＦ
Ｌ１２から解放され、ＮＤＲ（７）、Ｆｕｚとも並列コ
ンピュータの１要素となり、次からは並列処理プログラ
ムの実行に入る。
なお、ファンクショナルユニット−内に予めプログラム
カウンタを内蔵しておき、モードレジスタに’Ｉ　Ｎ　
Ｉ＋が入ったときこのプログラムカウンタを用いるよう
にすることによっても並列処理コンピュータ内でのノイ
マン式処理が実現できる。
また、コントロール７０−パラレルコンピュータのトー
クンに、データを用いるとデータフローコンピュータと
なるので、この発明はデータフローコンピュータにも適
用できる。
【図面の簡単な説明】
第１図はこの発明の一実施例によるノイマン式処理を含
んだコントロールフローパラレルコンピュータのプログ
ラム、第２図は第１図を実行するコントロールフローパ
ラレルコンピュータのノＳ　−ドウエア構成を示すブロ
ック図である。 １・・・ノードドライビングレジスタ ２・・・モードレジスタ ３・・・ファンクショナルユニツ１− ４・・・メモリ 特許出願人 曽　和　将　容 手続補正書 昭和５８年１１月１７臼 １、事件の表示　昭和５８年１１月７日提出の特許願２
、発明の名称　並列処理コンピュータ３、補正をする者 事件との関係　特許出願人 住　所　群馬県前橋市箱田町２３：２−３氏名　曽和将
容 住　所　京都市右京区花園土堂町１０番地名　称　（２
９４）立石電機株式会社 代表者立石孝雄 連絡先　東京技術渉外室　電話０３　（４３６）　７１
８４４、代理人〒１０１ 住　所　東京都千代田区内神田１丁目１５番１６号６、
補正の対象 （１）　明細書第９頁第７行目の１第１図」を「第２図
」と補正する。 （２）　図面第１図を別紙の通り補正する。

Claims (1)

    【特許請求の範囲】
  1. （１）少なくとも実行可能命令を示す機能を持っノード
    ドライビングレジスタと、命令を実行するファンクショ
    ナルユニットと、プログラムを格納するメモリどを有す
    る並列処理コンピュータにおいて； ノードドライピンクレジスタのある１ワードを一時的に
    あるファンクショナルユニット専用に割り付【プ、その
    ワードをノイマン式コンピュータのプログラムカウンタ
    と同じ働きをするように制御づ°るか、またはファンク
    ショナルユニット内にプログラムカウンタを別途設け、
    このプログラムカウンタを一時的に使用することによっ
    て、ノイマン式プログラムの実行を可能としたことを特
    徴とする並列処理コンピュータ。
JP58208567A 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ Granted JPS60101644A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58208567A JPS60101644A (ja) 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ
AT84113431T ATE57583T1 (de) 1983-11-07 1984-11-07 Parallelverarbeitender rechner.
EP84113431A EP0144779B1 (en) 1983-11-07 1984-11-07 Parallel processing computer
DE8484113431T DE3483418D1 (de) 1983-11-07 1984-11-07 Parallelverarbeitender rechner.
US07/022,499 US4780820A (en) 1983-11-07 1987-03-09 Control flow computer using mode and node driving registers for dynamically switching between parallel processing and emulation of von neuman processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58208567A JPS60101644A (ja) 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ

Publications (2)

Publication Number Publication Date
JPS60101644A true JPS60101644A (ja) 1985-06-05
JPH0368429B2 JPH0368429B2 (ja) 1991-10-28

Family

ID=16558318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58208567A Granted JPS60101644A (ja) 1983-11-07 1983-11-07 ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ

Country Status (5)

Country Link
US (1) US4780820A (ja)
EP (1) EP0144779B1 (ja)
JP (1) JPS60101644A (ja)
AT (1) ATE57583T1 (ja)
DE (1) DE3483418D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204965A (en) * 1985-08-20 1993-04-20 Schlumberger Technology Corporation Data processing system using stream stores
GB8717689D0 (en) * 1987-07-25 1987-09-03 British Petroleum Co Plc Computers
DE58909756D1 (de) * 1988-06-17 1997-02-06 Siemens Ag Verfahren und Anordnung zur Ausführung eines Programms in einem heterogenen Mehrrechnersystem
US5241635A (en) * 1988-11-18 1993-08-31 Massachusetts Institute Of Technology Tagged token data processing system with operand matching in activation frames
BR8905536A (pt) * 1989-10-30 1992-03-03 Edison Gilberto Domingues Da S Circuitacao e microprogramacao de um computador nao-vonneumann para a obtencao de uma programacao("software")automatica
HU900012D0 (en) * 1990-01-03 1990-03-28 Cellware Mikroelektronikai Kut Nanoprocessor
US5974522A (en) * 1990-01-24 1999-10-26 Cornell Research Foundation, Inc. Machine for processing interrupted out-of-order instructions
US5303356A (en) * 1990-05-04 1994-04-12 International Business Machines Corporation System for issuing instructions for parallel execution subsequent to branch into a group of member instructions with compoundability in dictation tag
EP0454985B1 (en) * 1990-05-04 1996-12-18 International Business Machines Corporation Scalable compound instruction set machine architecture
WO1991017495A1 (en) * 1990-05-04 1991-11-14 International Business Machines Corporation System for compounding instructions for handling instruction and data stream for processor with different attributes
US5448746A (en) * 1990-05-04 1995-09-05 International Business Machines Corporation System for comounding instructions in a byte stream prior to fetching and identifying the instructions for execution
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
RU2148857C1 (ru) * 1998-02-20 2000-05-10 Бурцев Всеволод Сергеевич Вычислительная система
US6378066B1 (en) * 1999-02-04 2002-04-23 Sun Microsystems, Inc. Method, apparatus, and article of manufacture for developing and executing data flow programs, and optimizing user input specifications
DE102004003323A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Halbleiterspeichervorrichtung und Schaltungsanordnung
US20070118726A1 (en) * 2005-11-22 2007-05-24 International Business Machines Corporation System and method for dynamically selecting storage instruction performance scheme

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158759A (ja) * 1982-03-16 1983-09-21 Nec Corp 情報処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614745A (en) * 1969-09-15 1971-10-19 Ibm Apparatus and method in a multiple operand stream computing system for identifying the specification of multitasks situations and controlling the execution thereof
GB1445714A (en) * 1973-04-13 1976-08-11 Int Computers Ltd Array processors
US3970993A (en) * 1974-01-02 1976-07-20 Hughes Aircraft Company Cooperative-word linear array parallel processor
US3978452A (en) * 1974-02-28 1976-08-31 Burroughs Corporation System and method for concurrent and pipeline processing employing a data driven network
US3962706A (en) * 1974-03-29 1976-06-08 Massachusetts Institute Of Technology Data processing apparatus for highly parallel execution of stored programs
US4541048A (en) * 1978-10-06 1985-09-10 Hughes Aircraft Company Modular programmable signal processor
US4229790A (en) * 1978-10-16 1980-10-21 Denelcor, Inc. Concurrent task and instruction processor and method
US4467409A (en) * 1980-08-05 1984-08-21 Burroughs Corporation Flexible computer architecture using arrays of standardized microprocessors customized for pipeline and parallel operations
JPS57155666A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Instruction controlling system of vector processor
EP0172522B1 (en) * 1981-10-22 1991-01-02 Nec Corporation Data processing machine suitable for high-speed processing
BG35575A1 (en) * 1982-04-26 1984-05-15 Kasabov Multimicroprocessor system
JPS5936857A (ja) * 1982-08-25 1984-02-29 Nec Corp プロセツサユニツト
JPS59146345A (ja) * 1983-02-10 1984-08-22 Masahiro Sowa コントロ−ルフロ−並列計算機方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158759A (ja) * 1982-03-16 1983-09-21 Nec Corp 情報処理装置

Also Published As

Publication number Publication date
EP0144779A2 (en) 1985-06-19
ATE57583T1 (de) 1990-11-15
DE3483418D1 (de) 1990-11-22
EP0144779A3 (en) 1985-07-10
JPH0368429B2 (ja) 1991-10-28
US4780820A (en) 1988-10-25
EP0144779B1 (en) 1990-10-17

Similar Documents

Publication Publication Date Title
JPS60101644A (ja) ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ
JPH06105429B2 (ja) マイクロプログラム制御装置
JPS6081641A (ja) レジスタトレース方法
JPS623461B2 (ja)
RU2066067C1 (ru) Центральный процессор для многопроцессорной вычислительной системы
JPS60134957A (ja) 並列型演算処理装置
JPS60178539A (ja) 情報処理装置におけるバイパス制御方式
JPH0644389A (ja) データ駆動型情報処理装置
JP2576589B2 (ja) 仮想記憶アクセス制御方式
JPS6057436A (ja) 演算処理装置
JPS58182766A (ja) プログラムトレ−ス装置
JPS61170830A (ja) レジスタ参照方法
JPH04127387A (ja) データ駆動型データ処理装置
JPS59223846A (ja) 演算処理装置
JPS628231A (ja) 論理型デ−タ処理装置
JPS62298843A (ja) プログラムアドレストレ−ス装置
JPH0234058B2 (ja)
JPH03127289A (ja) データ処理装置
JPS61143856A (ja) マイクロプログラムデバツグ装置
JPS62143176A (ja) ベクトルレジスタアクセス制御方式
JPS63305405A (ja) シ−ケンス制御の処理方法および処理装置
JPH0196738A (ja) データフロー型計算機のプログラム書換え方式
JPS58159155A (ja) 情報処理装置
JPH0241522A (ja) 関数演算処理装置
JPS6343782B2 (ja)