JPS63305405A

JPS63305405A - シ−ケンス制御の処理方法および処理装置

Info

Publication number: JPS63305405A
Application number: JP62141490A
Authority: JP
Inventors: Sumihisa Saitou; 純寿斉藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-06-08
Filing date: 1987-06-08
Publication date: 1988-12-13
Anticipated expiration: 2010-12-20
Also published as: JPH07120167B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、シーケンス制御の処理方法及び処理装置に係
り、特にその高速化に関するものである。

〔従来の技術〕

従来のシーケンス制御装置（シーケンスコントローラと
いう）としては、例えば特願昭５９−３６０４０号記載
のものがある。この従来装置では。

プロセス入出力装置との間でデータ授受を行うためのピ
ットレジスタと、演算器と、演算結果を記憶するアキュ
ムレータとを有し、アンド処理やオア処理の実行時には
、最初にプロセス入出力装置からピットレジスタにデー
タを読出し、次に演算器による論理演算を行い、最後に
演算結果をアキュムレータに記憶するという処理を行っ
ていた。

第１０図は、シーケンス処理のうちの、アンド処理の例
を示したものである。ここでＩ１は読出゛し命令（ＬＤ
命令）、工２はアンド命令、Ｉ３は書き込み命令（ＳＴ
）であり、これら命令の対象となるプロセス入出力装置
のアドレスがそれぞれＰＩＯＩ〜ＰＩＯ３で示しである
。このシーケンス処理は、下記のように書くことができ
る。

（ＰＩ○３）＝　（ＰＩＯＩ）　　・　（ＰＩＯ２）但
しくａ）は、アドレスａに格納されたデータ（論理値）
を示す。このシーケンス処理を、従来のシーケンスコン
トローラでは第１１図（ａ）に示すフローで行っていた
。即ち、各命令はそれぞれ、命令の読出しくステップ１
１０１，１１０４゜１１０７）、読出した命令の指示す
るアドレス（プロセス入出力装置）またはアキュムレー
タＡＣＣからのピットレジスタ（Ｄｒ）へのデータ転送
（ステップ１１０２，１１０５，１１０８）、及び命令
の指示する処理の実行（ステップ１１０３゜１１０６．
１１０９）の３ステツプにより実行される。

第１２図は、シーケンス処理のうちの、オア処理の例を
示したものである。ここで、Ｉ４は読出し命令、工５は
オア命令、工６は書き込み命令である。このシーケンス
処理は、下記のように書くことができる。

（ＰＩＯ６）＝　（ＰＩＯ４）＋　（ＰＩＯ５）この処
理を、従来のシーケンスコントローラでは第１３図（ａ
）に示すフローで行っていた。即ちこの場合も、各命令
１４〜■６はそれぞれ３ステツプの処理によって実行さ
れていた。

〔発明が解決しようとする問題点〕

上記従来技術では、アンド処理やオア処理の実行時に、
プロセス入出力装置のデータ読出しと、論理演算とを必
ず行うから、処理の高速化に限度があった。

本発明の目的は、シーケンス処理を高速化することので
きるシーケンス制御の処理方法及び処理装置を提供する
にある。

〔問題点を解決するための手段〕

上記の目的は、プロセス入出力装置からピットレジスタ
へ読出した第１のデータの値（０か１か）と命令の種類
とに応じて、０，１、またはプロセス入出力装置から読
出した第２のデータのいずれかを演算結果として出力す
る手段とを設けることにより達成され、さらに、複数の
処理結果をデータとして演算処理を行うときの、以前に
得た処理結果を一時退避しておくためのスタック手段を
設けることにより達成される。

〔作用〕

アンド演算のときは、一つのデータが０のとき他方のデ
ータ値に関係なく答えは０であり、一つのデータが１の
ときは他方のデータ値そのものが答えになる。また、オ
ア演算のときは、一つのデータが１のとき他方のデータ
値に関係なく答えは１であり、一つのデータが０のとき
は他方のデータ値そのものが答えになる。従って命令が
アンド演算かオア演算かの判定とプロセス入出力装置か
ら読出した第一のデータの値とから、答えとしてＯ又は
１をピットレジスタにセットするか（これは第一のデー
タそのもので、判定前にセットされているので実際には
何もしなくてよい）、あるいは第二のデータをプロセス
入出力装置から読出してその値をピットレジスタにセッ
トすればよく、従来のようにアキュムレータとのデータ
転送及び論理演算ステップ、第二データネ要のときでも
それをプロセス入出力装置から読出するステップ等を省
略でき、処理が高速化される。また、前回の処理結果と
今回の処理結果との演算処理を行うときには、前回の処
理結果をスタックへ退避しておき、この退避した値と今
回の処理結果であるピットレジスタの値とから、それら
の値を判定して必要なときのみピットレジスタの値を書
き換えて答えとする。このようにスタックを用いると、
そこへのデータの入出力は高速に行えるから、全体の処
理も高速化される。

〔実施例〕

以下、本発明を実施例により詳細に説明する。

第１図は本発明の装置の一実施例を示したものであり、
シーケンスコントローラ４２は、命令アドレス発生器４
３、デコーダ４４、ピットレジスタ４５、ゲート４６等
から成っている。命令は第２図に示したフォーマットか
ら成り、命令メモリ１から命令バス５０上に出力される
命令のうち、コードはバス５１を介してデコーダ４４へ
、プロセス入出力装置のアドレス（ＰＩＯアドレス）は
バス５２を介してプロセス入出力装置２へ出力される。

バス５４は、プロセス入出力袋［２とピットレジスタ４
５間でデータ授受を行うためのバスである。

次に、本実施例の動作を説明する。命令読出しは、デコ
ーダ４４からアドレス更新信号５６を出力し、アドレス
更新信号５６を受信した命令アドレス発生器４３は実行
する命令のアドレスを命令アドレスバス５３上に出力す
る。そうすると、命令メモリ１から読出された命令のコ
ード部は、バス５１を介してデコーダ４４へ送られ、Ｐ
ＩＯアドレスはバス５２を介してプロセス入出力装置２
へ出力される。プロセス入出力袋＠２では、このアドレ
スと、デコーダ４４からのリード信号５７を受信すると
、対応するデータがバス５４上に読出され、このデータ
は、デコーダ４４からのラッチ信号５９によってピット
レジスタ４Ｓにセットされる。

プロセス入出力装置２へのデータ書き込みは、デコーダ
４４からゲートオン信号６０を出力することによりゲー
ト４６をオンとして、バス５４上にデータを出力し、そ
の後デコーダ４４からライト信号５８を出力してバス５
４上のデータをプロセス入出力装置２へ書き込むことに
より実行する。

以上が、本実施例の動作であるが、これらによって実行
される基本的シーケンス処理は、第３図に示したように
、命令及びピッ１〜レジスタ４５の内容の違いによって
、（イ）、（ロ）、（ハ）の３種類の内のどれかである
。即ち、（イ）命令を読出し、そのＰＩ○アドレスに従
ってプロセス入出力装置からデータを読出してピットレ
ジスタＤｒヘセットする、（ロ）命令読出しのみを行う
、（ハ）命令を読出し、そのＰＩ○アドレスに従ってピ
ットレジスタＤｒの内容をプロセス入出力装置へ書き込
む、のいずれかである。

これらの基本的シーケンス処理による処理方法を、従来
例で用いた第１０図〜第１３図の場合によりまず説明す
る。第１０図の命令１１は読出し命令（ＬＤ）であるの
で、ピットレジスタＤ、の値に関係なく第３図の処理（
イ）が実行される。

これは第１１図（ｂ）のステップ１１０１．１１０２で
ある。次の命令Ｉ２はアンド命令であるから、ピットレ
ジスタ４５の値Ｄｒによって処理が異なる。即ち、Ｄ、
＝Ｏのときは（これは、ピットレジスタ４５の値り、が
バス５５を介してデコーダ４４へ与えられているので、
命令を読出したときにすぐ判定できる）、第３図の（ロ
）の処理、つまり命令読出しだけで終わる処理となり、
Ｄｒ”１のときは第３図（イ）の処理を実行する。これ
は第１１図（ｂ）のステップ１１１０．１１０５であり
、これによってアンド処理の答えがピットレジスタ４５
にセットされる。第１０図最後の命令■３は書き込み（
ＳＴ）であるから、第３図（ハ）の処理、つまり第１１
図（ｂ）のステップ１１０７．１１０９が実行され、ア
ドレスＰＩＯ３ヘアンド処理の答えが書き込まれる。

第１１図（ｂ）と同（ａ）を比べれば明らかなように、
従来方法のとき９ステツプで処理されたアンド演算が１
本実施例では５又は６ステツプで処理でき、このステッ
プ数の減少分だけ処理が高速化できる。

第１２図のオア処理の場合も、第３図を適用すると第１
３図（ｂ）のフローで処理されることが容易にわかり、
アンド処理のときと同じく高速化できる。

第４図はアンド、オアの双方を含むシーケンスの例であ
って、いまプロセス入出力装置２の各アドレスの値が次
のとおりとする：（ＰＩＯＩＩ）＝１（ＰＩＯ１２）＝　（ＰＩＯ１３）＝０第１図、第３図
で示した実施例によりこのシーケンス処理を行うと以下
のようになる。まず、命令Ｉｌｌは読出し命令であるか
ら、第３図（イ）の処理となり、ピットレジスタ４５に
はアドレスＰＩＯＩＩの値“１″が記憶される（第５図
ステップ５０１，５０２）、次の命令１１２はオア命令
であり、このときピットレジスタ４５の内容は１１１　
Ｉ＋であるから、第３図（ロ）の処理（ステップ５ｏ３
）となり、次の命令に進む。命令１１３はアンド命令で
あり、このときピットレジスタの内容は１であるから、
第３図（イ）の処理となり、ピットレジスタ４５にはア
ドレスＰＩ○１３の値ＬＬ　ＯＩ＋が記憶される（ステ
ップ５０４，５０５）。

命令１１４は書き込み命令であるから、第３図（ハ）の
処理となり、ピットレジスタ４５の内容“０”がアドレ
スＰＩＯ１４に書き込まれる（ステップ５０６，５０７
）。以上の処理によって、（ＰＩＯ１４）＝　（（ＰＩ
ＯＩＩ）＋’（ＰＩＯ１２））・　（ＰＩＯ１３）なる演算結果が第５図の７ステツプで得られる。

これは従来方法の４つの命令で１２ステツプ要するのに
比べて、大幅に高速化されていることを示している。

第６図は、本発明の別の実施例を示したものであり、シ
ーケンスコントローラ３は、アドレスレジスタ１０．命
令レジスタ１１．デコーダー１２゜マイクロプログラム
アドレス発生器１３．マイクロプログラムメモリ１４．
制御器１５．命令アドレス発生器１６．ピットレジスタ
１７．スタック１８、ゲート１９．制御信号２１〜３０
などより成る。

命令レジスタ１１は、命令メモリ１から読出した命令を
記憶するものであり、記憶した命令のうち、命令コード
をバス３３を介してデコーダ１２へ出力し、プロセス入
出力装置アドレスをバス３７、アドレスレジスタ１０．
アドレスバス４を介してプロセス入出力装置２へ出力す
る。デコーダ１２は、命令コードとピットレジスタ１７
の内容とスタック１８の内容を解析して実行するマイク
ロプログラムの先頭アドレスを決定し、それをマイクロ
プログラムアドレス発生器１３へ出力する。マイクロプ
ログラムアドレス発生器１３は、アドレスカウンタ機能
とジャンプ先アドレスラッチ機能をあわせもつものであ
り、バス３５上にマイクロプログラムアドレスを出力す
る。マイクロプログラムメモリ１４は、バス３６上にマ
イクロプログラムを出力し、このマイクロプログラムは
制御器１５を経て、制御信号２１〜３０となり、各装置
を制御する。命令アドレス発生器１６は、実行する命令
のアドレスを出力するものであり、出力された命令アド
レスは、バス３７．アドレスレジスタ１０、アドレスバ
ス４を介して命令メモリ１へ出力される。ピットレジス
タ１７は、プロセス入出力装置２から読出したデータを
記憶するものであり、ゲート１９は、ピットレジスタ１
７の内容をプロセス入出力装置２へ出力するものである
。スタック１８は、ピットレジスタ１７の内容を一時退
避するためのものである。

第７図は、本実施例における基本的シーケンス処理を示
すもので、（ニ）〜（す）の６種類のどれかが実行され
る。これらは（ニ）命令読出し。

ピットレジスタの内容り、をスタック１８（Ｓ、）へ転
送、プロセス入出力装置からピットレジスタへの読出し
、（ホ）命令読出し、プロセス入出力装置からピットレ
ジスタへの読出し、（へ）命令読出しのみ、（ト）命令
読出し、ピットレジスタへ１をセット、（チ）命令読出
し、ピットレジスタへＯをセット、（す）命令読出し、
ピットレジスタの内容Ｄｒ　をプロセス入出力装置へ書
き込み。

の６種類で、どれになるかは命令の種類、ピットレジス
タの内容Ｄｒ、スタックの内容Ｓｒにより決まる。ピッ
トレジスタ１７の内容Ｄｒが信号３１として、またスタ
ック１８の内容Ｓ、が信号３７として、命令レジスタ内
のコードが信号３３としてデコーダ１２に与えられるの
で、デコーダ１２は、読出された命令が命令レジスタ１
１へセットされたステップ時に上記のどれを実行するか
の判定を行うことができる。

この実施例の動作を第８図のシーケンスを例にして説明
する。同図において、（ＰＩＯ２１）＝０（ＰＩＯ２２）＝１（ＰＩＯ２３）＝０（Ｐｒ０２４）＝　（ＰＩＯ２５）＝　（Ｐｒ０２７）
＝　１とする。命令Ｉ２１は読出し命令（ＬＤ）であるから、
第７図（ニ）の処理となり、ピットレジスタ１７には（
ＰＩ○２１）＝Ｏがセットされる（第９図ステップ９０
１〜９０３）、但しこのとき、スタック１８の内容Ｓｒ
は不定である。しかしスタック１８の内容Ｓｒの違いに
よって処理が異なるのは後述のオアスペシャルとアンド
スペシャルの場合のみであり、この２つの命令はシーケ
ンス処理の構成上読出し命令が２回以上実行された後に
しか出現しない。読出し命令を２回以上実行すればスタ
ック１８の内容Ｓｒが必ず確定するため何ら問題は生じ
ない。さて次の命令Ｉ２２はアンド命令であり、このと
゛きピットレジスタ１７の内容はり、ｒであるから、（
へ）の処理のみとなり（ステップ９０４）、次の命令Ｉ
２３に進む。

この命令は読出し命令であるから（ニ）の処理となり、
スタック１８にはピットレジスタ１７の内容０が退避さ
れ、その後ピットレジスタ１７には（ＰＩＯ２３）＝Ｑ
がセットされる（ステップ９０５〜９０７）、命令Ｉ２
４はオア命令であり、このときピットレジスタ１７の内
容Ｄｒ＝ｏであるから、（ホ）の処理となり、ピットレ
ジスタ１７には（ＰＩ０２４）＝１がセットされる（ス
テップ９０８．ステップ９０９）。命令Ｉ２５はアンド
命令であり、このときピットレジスタ１７の内容Ｄ　ｒ
　＝１であるから、再び（ホ）の処理となり、ピットレ
ジスタ１７には（ＰＩ○２５）＝１がセットされる（ス
テップ９１０，９１１）。

命令Ｉ２６はオアスペシャルである。この命令はスタッ
クの内容Ｓ、とピットレジスタの内容Ｄｒとのオアを算
出してＤｒにその結果をセットするもので、今の場合Ｄ
ｒ”１、Ｓ、＝Ｏであるから、（へ）の処理となり（ス
テップ９１２）、次の命令に進む、命令Ｉ２７はアンド
命令であり、このときピットレジスタ１７の内容り、＝
１であるから、（ホ）の処理となり、ピットレジスタ１
７には（ＰＩ○２７）＝１がセットされる（ステップ９
１３．９１４）、命令Ｉ２８は書き込み命令であるから
、（す）の処理となり、ピットレジスタ１７の内容Ｄ　
ｒ　”　１がアドレスＰＩＯ２８に書き込まれる（ステ
ップ９１５，９１６）。以上の処理をまとめると下記演
算を実行したのと同じ結果となる。

（ＰＩ０２８）＝（（ＰＩ０２１）−（ＰＩＯ２２）＋
（（Ｐ　Ｉ　Ｏ２３）＋（Ｐ　Ｉ　Ｏ２４））・（ＰＩ
Ｏ２５））・ＰＩ○２７この例の場合、従来方法では８個の命令Ｉ２１〜Ｉ２８
に各３ステツプ必要で合計２４ステツプを要したが、本
実施例では第９図に示したとおり１６ステツプで処理が
終わり、高速化されている。

なお上記第８図のシーケンスでは、アンドスペシャルは
用いていないが、この命令もオアスペシャルと同様で、
スタック１８へ退避した値Ｓ、と。

ピットレジスタ１７の値Ｄｒ　とのアンドをとるもので
、先に求めた演算結果をスタックへ退避することによっ
て、そのデータ転送等の高速化をはかるためのものであ
る。

また、本実施例では、シーケンス処理をマイクロプログ
ラムで実行する構成としているが、シーケンス処理をハ
ードウェアで実行した場合においても本発明の動作原理
は同じであり、同様の効果であることは明白である。さ
らに１以上説明した２つの実施例は、１ビツトのシーケ
ンス演算を実行するシーケンスコントローラの例を示し
ているが、１ビツトのシーケンス演算機能とワード演算
機能を合わせもつシーケンスコントローラで実行した場
合においても、本発明の動作原理は同じであり、同様の
効果であることは明白である。

〔発明の効果〕

本発明によれば、論理演算を不要とするとともに１条件
によってはプロセス入出力装置のデータ読出しを不要と
することができるので、シーケンス処理を高速化できる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は命令のフ
ォーマットを示す図、第３図は第１図の実施例における
基本的シーケンス処理を示す図。第４図はシーケンス処理の例を示す図、第５図は第４図
のシーケンスを第１図の実施例により処理するときの処
理フロー図、第６図は本発明の別の実施例を示す構成図
、第７図は第６図の実施例における基本的シーケンス処
理を示す図、第８図はシーケンス処理の例を示す図、第
９図は第８図のシーケンスを第６図の実施例により処理
するときの処理フロー図、第１０図及び第１１図はアン
ド演算のシーケンスとその処理フローを示す図、第１２
図及び第１３図はオア演算のシーケンスとその処理フロ
ーを示す図である。１・・・命令メモリ、２・・・プロセス入出力装置、３
゜４２・・・シーケンスコントローラ、１２．４４・・
・デコーダ、１７．４５・・・ピットレジスタ、１８・
・・スタック。

Claims

【特許請求の範囲】１、プロセスをシーケンス制御するための命令を格納し
た命令メモリから第１の処理対象データのアドレスを有
したデータ読出し命令を受け取つたときにはプロセス入
出力装置の当該アドレスから上記第１の処理対象データ
を読出して処理作業用に設けられたレジスタへセットし
て当該命令の処理を終わり、上記命令メモリから第２の
処理対象データのアドレスを有したアンド命令を受けと
りかつ上記レジスタにセットされている値が０のとき、
あるいは上前命令メモリから第２の処理対象データのア
ドレスを有したオア命令を受けとりかつ上記レジスタに
セットされている値が１のときには上記第２の処理対象
データを読出すことなく当該命令の処理を終わり、上記
命令メモリから第２の処理対象データのアドレスを有し
たアンド命令を受けとりかつ上記レジスタにセットされ
ている値が１のとき、あるいは上記命令メモリから第２
の処理対象データのアドレスを有したオア命令を受けと
りかつ上記レジスタにセットされている値が０のときに
は上記第２の処理対象データをプロセス入出力装置の当
該アドレスから読出してこれを上記レジスタへセットし
て当該命令の処理を終わり、上記命令メモリから書き込
みアドレスを有した書き込み命令を受け取つたときには
上記レジスタの値をプロセス入出力装置の上記書き込み
アドレスへ転送して当該命令の処理を終了するようにし
たことを特徴とするシーケンス制御の処理方法。２、中間処理結果を退避するためのスタックを設けると
ともに：前記命令メモリより前記データ読出し命令を受
けとつたときにはまず前記レジスタの値を上記スタック
へ転送したのちプロセス入出力装置の前記アドレスから
前記第１の処理対象データを読出して前記レジスタへセ
ットして当該命令の処理を終わり、前記命令メモリより
スペシャルアンド命令を受けとつたときには、上記レジ
スタの値が１で上記スタックの値が０のときは上記レジ
スタの値を０にセットしそれ以外のときには何もしない
で当該命令の処理を終わり、前記命令メモリよりスペシ
ャルオア命令を受けとつたときには、上記レジスタの値
が０で上記スタックの値が１のときには上記レジスタの
値を１にセットしそれ以外のときには何もしないで当該
命令の処理を終る；ようにしたことを特徴とする、特許
請求の範囲第１項記載のシーケンス制御の処理方法。３、命令メモリからプロセスをシーケンス制御するため
の命令を読出す命令読出し手段と、レジスタと、該レジ
スタとプロセス入出力装置との間のデータ転送を行うデ
ータ転送手段と、制御手段とを備えるとともに；前記命
令メモリから第１の処理対象データのアドレスを有した
データ読出し命令を受けとつたときにはプロセス入出力
装置の当該アドレスから上記第１の処理対象データを読
出して上記レジスタへセットして当該命令の処理を終わ
り、上記命令メモリから第２の処理対象データのアドレ
スを有したアンド命令を受けとりかつ上記レジスタにセ
ットされている値が０のとき、あるいは上記命令メモリ
から第２の処理対象データのアドレスを有したオア命令
を受けとりかつ上記レジスタにセットされている値が１
のときには上記第２の処理対象データを読出すことなく
当該命令の処理を終わり、上記命令メモリから第２の処
理対象データのアドレスを有したアンド命令を受けとり
かつ上記レジスタにセットされている値が１のとき、あ
るいは上記命令メモリから第２の処理対象データのアド
レスを有したオア命令を受けとりかつ上記レジスタにセ
ットされている値が０のときには上記第２の処理対象デ
ータをプロセス入出力装置の当該アドレスから上記デー
タ転送手段により読出させてこれを上記レジスタへセッ
トして当該命令の処理を終わり、上記命令メモリから書
き込みアドレスを有した書き込み命令を受け取つたとき
には上記レジスタの値をプロセス入出力装置の上記書き
込みアドレスへ上記データ転送手段により転送させて当
該命令の処理を終了する；機能を上記制御手段に有せし
めたことを特徴とするシーケンス制御の処理装置。４、中間処理結果を退避するためのスタックを設けると
ともに：前記命令メモリより前記データ読出し命令を受
けとつたときにはまず前記レジスタの値を上記スタック
へ転送したのちプロセス入出力装置の前記アドレスから
前記第１の処理対象データを読出して前記レジスタへセ
ットして当該命令の処理を終わり、前記命令メモリより
スペシャルアンド命令を受けとつたときには、上記レジ
スタの値が１で上記スタックの値が０のときは上記レジ
スタの値を０にセットしそれ以外のときには何もしない
で当該命令の処理を終わり、前記命令メモリよりスペシ
ャルオア命令を受けとつたときには、上記レジスタの値
が０で上記スタックの値が１のときは上記レジスタの値
を１にセットしそれ以外のときには何もしないで当該命
令の処理を終る；機能を前記制御手段に有せしめたこと
を特徴とする、特許請求の範囲第３項記載のシーケンス
制御の処理装置。