JPH03276306A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はシーケンスプログラムの実行に際し、デバイ
スのアドレスを間接指定処理するプログラマブルコント
ローラに関するものである。

［従来の技術］ 従来のプログラマブルコントローラにおけるシーケンス
プログラムの実行に際し、デバイスのアドレスを間接指
定処理する一例として当社から先に出願中の特願平１−
７０９９６号に紹介したものがあり、第４図〜第７図を
用いて上記従来例を説明する。

第４図は従来のプログラマブルコントローラの構成を示
すブロック図である。図において、ｆｉｌはＣＰＵ、（
２）はシーケンスプログラムが格納されているシーケン
スプログラムメモリ、（３）はシーケンスプログラムメ
モリ（２）上のデバイス情報に基づいて、間接指定を行
うための値が格納されるインデックスレジスタメモリ、
（４）は上記デバイス情報より、ワードデバイスに対し
て間接指定を行うか、ビットデバイスに対して間接指定
を行うかを選択するセレクタ、（５）はビットデバイス
に対して間接処理を行う加算回路、（６）はワードデバ
イスに対して間接処理を行う加算回路、（７）は（４）
と同様に、ＣＰＵに取り込むデータを選択するセレクタ
、（８）はデバイスメモリである。

第５図はシーケンスプログラムメモリ（２）に格納され
るデバイス情報（２０）の構成図であり、（２１）はワ
ードデバイスかビットデバイスかを判別するフラグ、（
２２）はインデックスレジスタメモリを選択する部分と
してのインデックスレジスタ指定部。

（２３）はビットデバイス時のビットＮｏを指定するビ
ットＮｏ部、（２４）はデバイスメモリのアドレスを指
定するアドレス部である。

第６図は、従来のデバイスを間接指定する場合のシーケ
ンスプログラム例で、（Ｓｌ）はデバイスの転送命令で
あり、図中、Ｚ、■はインデックスレジスタとする。

第７図はデバイスメモリ（８）の構造を示し、第６図の
シーケンスを実行した場合のようすを示したものである
。

次に動作について説明する。シーケンスプログラムメモ
リ（２）よりリードされたデバイス情報（２０）は、イ
ンデックスレジスタ指定部（２２）よりインデックスメ
モリ（３）に格納された対応するインデックスレジスタ
を選択し、ワード／ビット判別フラグ（８）により、ビ
ットデバイス加算回路（５）によって間接指定処理を行
うか、ワードデバイス加算回路（６）によって間接指定
処理を行うかが決定される。決定された加算回路によっ
て、ビットＮｏ部（２３）及び、アドレス部（２４）に
間接指定処理が行なわれ、セレクタ（７）によって取り
込まれた間接指定処理済のデバイス情報（２０）に対し
て、ＣＰ　Ｕ　（１１が処理を行ない、デバイスメモリ
（８）に対してアクセスを行う。

シーケンスプログラム例第６図においては、インデック
スレジスタ、Ｚ％Ｖを用いて１間接指定値をセットし、
即ち、ステップ（２０１）でＭＯＷ　２．２の実行によ
り、インデックスレジスタＺに数値２が書込まれ、ステ
ップ（２０２）で１ｔｏｖ　ｔ、ｖの実行によりインデ
ックスレジスタＶに数値ｌが書込まれ、次にステップ（
２０３）　テＭＯＶ　００２　、　ＷＯＶ　ノ実行ニヨ
リ、デバイスＤ　（０＋２）　４の内容がデバイスＷ（
０＋１）寥智、へ転送される。

この従来例の方法はセレクタ（４）、（７）　、ビット
デバイスおよびワードデバイス加算器＋５１．　＋６１
等のＨ／Ｗを用いて、ＣＰＵがデバイス情報（２０）を
取り込んだ時点で、既に上記Ｈ／Ｗで目的とするデバイ
スの間接指定処理が行なわれており、上記間接指定を高
速に処理できる長所を有するが、通常プログラマブルコ
ントローラが有し、シーケンスプログラム内で使用でき
るインデックスレジスタは数個〜十数側と少なく、間接
指定可能なデバイスの数が制限される。

〔発明が解決しようとする課題〕

従来のプログラマブルコントローラは以上のように構成
されているので、シーケンスプログラムの実行に際し、
デバイスのアドレスの間接指定処理はＣＰＵがデバイス
情報を取り込んだ時点で、既にＨ／Ｗで行なわれており
間接指定処理を高速に行なう長所があるが、インデック
スレジスタメモリの容量の制約により間接指定処理可能
なデバイスの数が制限され、シーケンスプログラムの作
成上不便であるなどの問題点があった。

この発明は、上記のような問題点を解決するためになさ
れたもので、インデックスレジスタメモリの容量の制約
されることなくデバイスのアドレスの間接指定処理が可
能なプログラマブルコントローラを得ることを目的とす
る。

［課題を解決するための手段］ この発明に係わるプログラマブルコントローラは、シー
ケンスプログラムを格納するシーケンスプログラムメモ
リと、上記シーケンスプログラムの実行に必要なデータ
および実行結果のデータを格納する複数個のデバイスか
らなるデバイスメモリと、上記シーケンスプログラムの
実行に際し、上記デバイスメモリにおける第１のデバイ
スに格納された内容を第２のデバイスの上記デバイスメ
モリにおけるアドレスとし、上記第１のデバイスを指定
することにより上記第２のデバイスの内容を読み書きす
るデバイスアドレス間接指定処理手段とを備えたもので
ある。

〔作用〕

この発明におけるデバイスアドレス間接指定処理手段は
、シーケンスプログラムの実行に際し。

デバイスメモリにおける第１のデバイスに格納された内
容を第２のデバイスの上記デバイスメモリにおけるアド
レスとし、上記第１のデバイスが指定されることにより
上記第２のデバイスの内容を読み書きする。

［発明の実施例］ この発明の一実施例を第１図〜第３図により説明する。

図中、従来例と同じ符号で示されたものは従来例のそれ
と同一もしくは同等なものを示す。

なお、プログラマブルコントローラの構成は従来例にお
いて説明した第４図のものと同一であり、改めて説明す
ることを省略する。

第１図はプログラマブルコントローラの動作手順を示す
フローチャート、第２図は第１図のフローチャートと等
価な動作をするシーケンスプログラムのラダー図、即ち
、この発明のＳ／Ｗ命令の記述を示したものであり、ス
テップｆ１０１１．　（１０２）に示すＭＯＶ命令は従
来と同一の命令であり、ステップ（１０３１に示す命令
はこの発明による命令であり、ここではＭＯＶＩと表記
する。第３図はデバイスメモリ（８）の構成と第２図に
示すシーケンスプログラムを実行した場合のデバイスメ
モリ（８）の転送の様子を示したものであり、（Ｍｌｌ
は、各デバイスに割り付けられているアドレスである。

次に動作について説明する。第１図に示すフローチャー
トにおいて、ステップ（１０１）で第１のデバイスとし
ての転送元用デバイスＤ。に第２のデバイスとしての転
送元デバイスＤ２のアドレスＡを書き込み、ステップ（
１０２１で同様に、第１のデバイスとしての転送先用デ
バイスＤ１に第２のデバイスとしての転送先デバイスＷ
、のアドレスＢを書き込むことにより間接指定処理を行
なう。

次に、ステップ（１０３１で上記アドレスＡ、Ｂが正し
いアドレスか否かを判別し、正しければステップ（１０
４１でデバイスメモリ（８）におけるアドレスをアドレ
スＡとするデバイスＤ２の内容をアドレスＢとするデバ
イスＷｌへ転送し、ステップ（１０５）で一連の処理を
終了する。なお、上記ステップ（１０３１で判別結果が
否であればステップ＋１０６１でエラー処理を行なう。

具体的には、第２図に示すシーケンスプログラム（ラダ
ー図）におけるステップ（ｌｏｔ）で、ＭＯＶＩ２、Ｄ
６の実行により、第３図に示す送り元デバイスＤ２のア
ドレスＡ＝１２がデバイスＤ０にセットされ、ステップ
（１０２）でＭＯＷ　２１．Ｄ＋の実行により送り先デ
バイスｗＩのアドレスＢ＝２１がデバイスＤ１にセット
される次に、ステップ（１０４）で第２図に示すＭＯＶ
ＩＤｏ、Ｄ＋の実行により、第３図に示すようにデバイ
スＤ０の内容１２をアドレスとするデバイスＤ２の内容
が、デバイスＤ１の内容２１をアドレスとするデバイス
Ｗ１へ転送され書込まれる。

従って、この発明のＳ／Ｗ処理命令−〇ＶＩを用いれば
、デバイスＤ０、Ｄ、の内容を遂次変化させることによ
り、インデックスレジスタを使用せずに。

間接指定処理することが可能となる。即ち、デバイスメ
モリ（８）のアドレスをユーザに公開し、デバイスの内
容によって指定されたアドレスに対応するデバイスメモ
リへアクセスするデバイスアドレス間接指定処理手段と
してのＳ／Ｗ処理の命令を備えることにより間接指定処
理が可能となる。

このデバイスアドレス間接指定処理手段は第４図におけ
るＣ　Ｐ　Ｕ　（１１がシーケンスプログラムメモリ（
２）に格納されているシーケンスプログラムを実行する
に際し、システムＲＯＭ　（図示せず）に格納されてい
るＭＯＶＩ等の命令を実現するプログラムを実行するこ
とにより生ずる機能である。

従って、Ｓ／Ｗ処理による上記デバイスのアドレスの間
接指定処理においては、第４図におけるセレクタ（４）
、ビットおよびデバイス加算回路ｆ５１１６）　、セレ
クタ（７）は不要である。しかし、上記セレクタ（４）
〜セレクタ（７）からなるＨ／Ｗ処理回路を併用するこ
とにより、特定のデバイスとインデックスレジスタを用
いて高速に処理する場合は第６図の表記による従来例の
命令を用いて間接指定処理を行い、その他の多くの場合
に対しては、この発明の命令を用いて間接指定処理を行
うことにより、ユーザの用途にあわせて、効果的にプロ
グラミングが可能となる。

この発明では、送り元と送り先共に間接指定する場合に
ついて述べたが、送り元だけが間接指定４゜ されている場合や、送り先だけが間接指定されている場
合、送り先、送り元の間接指定アドレスをもとに、まと
めてブロック転送する場合も同様に効果がある。

〔発明の効果） 以上のように、この発明によれば、シーケンスプログラ
ムの実行に際し、デバイスメモリにおける第１のデバイ
スに格納された内容を第２のデバイスの上記デバイスメ
モリにおけるアドレスとし、上記第１のデバイスを指定
することにより上記第２のデバイスの内容を読み書きす
るデバイスアドレス間接指定処理手段を備えたので、イ
ンデックスレジスタ等のＨ／Ｗの制約を受けずにデバイ
スのアドレスの間接指定処理が可能となり、シーケンス
プログラム作成の容易なものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるプログラマブルコン
トローラの動作のフローチャート、第２図はこの発明の
一実施例によるデバイスのアドレ図は第２図に示したシ
ーケンスプログラムの実行時のデバイスメモリの構成図
、第４図は従来のプログラマブルコントローラの構成を
示すブロック図、第５図は従来のシーケンスプログラム
メモリ第６図に示したシーケンスプログラムの実行時の
デバイスメモリの構成図である。 図において、（１）はＣＰＵ、（２）はシーケンスプロ
グラムメモリ、（８）はデバイスメモリを示す。 なお、図中、同一符合は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. シーケンスプログラムを格納するシーケンスプログラム
   メモリと、上記シーケンスプログラムの実行に必要なデ
   ータおよび実行結果のデータを格納する複数個のデバイ
   スからなるデバイスメモリと、上記シーケンスプログラ
   ムの実行に際し、上記デバイスメモリにおける第１のデ
   バイスに格納された内容を第２のデバイスの上記デバイ
   スメモリにおけるアドレスとし、上記第１のデバイスを
   指定することにより上記第２のデバイスの内容を読み書
   きするデバイスアドレス間接指定処理手段とを備えたプ
   ログラマブルコントローラ。