JPH08161271A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH08161271A
JPH08161271A JP30513994A JP30513994A JPH08161271A JP H08161271 A JPH08161271 A JP H08161271A JP 30513994 A JP30513994 A JP 30513994A JP 30513994 A JP30513994 A JP 30513994A JP H08161271 A JPH08161271 A JP H08161271A
Authority
JP
Japan
Prior art keywords
data processing
data
processing
image
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30513994A
Other languages
English (en)
Inventor
Koichi Furusawa
宏一 古澤
Tomoyuki Urakawa
智之 浦川
Hiroshi Fukuda
博志 福田
Koji Kishi
浩司 岸
Takashi Kawakubo
隆 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
COM SYST KK
Original Assignee
COM SYST KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by COM SYST KK filed Critical COM SYST KK
Priority to JP30513994A priority Critical patent/JPH08161271A/ja
Publication of JPH08161271A publication Critical patent/JPH08161271A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Image Processing (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 (修正有) 【目的】画像処理のような大容量のデータ処理を高速並
列で処理する。 【構成】複数のデータ処理部がバス接続切替器、若しく
はローカルメモリの一つ、又は双方に出力可能であっ
て、各バス切替器は、複数のメモリ、又はデータ処理部
を複数のバスのいづれかに接続可能とする。データ処理
部1〜4に3本の入力ポート及び2本の出力ポートを設
け、1本の出力ポートをローカルメモリに接続する。こ
れらデータ処理部1〜4、ローカルメモリ1〜4及びメ
モリ1〜6をバス接続切換器1〜5及びバス1〜3を介
して接続する。この接続は、制御10により任意に設定
可能であり、複数ステップの接続パターンに順次切換可
能である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば画像処理など
大容量のデータ処理を高速に、且つ、フレキシブルに処
理をするデータ処理装置に関する。
【0002】
【従来の技術】例えば、画像処理などの大容量のデータ
を処理するデータ処理装置においては、同じ処理を数多
く繰り返すという特性から複数の処理部で同じ処理を分
割して並列に処理する並列処理方式や、連続する処理を
一塊(1画面)の処理が終了するまえに順次つぎの処理
部へ送って連続して処理するパイプライン処理方式など
の方式が採用されていた。
【0003】しかし、これらの方法そのままでは、処理
の流れが固定的であり、確立したアルゴリズムに対して
専用に構成されたものは効果的であるが、処理のアルゴ
リズムを変更するとハードウェアの変更を要したり、そ
の構造上の長所を十分に生かせなくなる場合が発生す
る。
【0004】また、特開昭61−156363号には、
2個以上の複数個の処理ユニットと、この各処理ユニッ
ト間にデータ入出力をバスを介して接続された複数個の
バス切換器と、これらの動作を制御する制御部からなる
構成により大容量のデータを高速に且つ多機能多目的に
処理する方法が提案されている。
【0005】
【発明が解決しようとする課題】しかし、この方法は、
ある一塊のデータを処理する場合には、上記高速に且つ
多機能に処理することは可能であるが、複数のデータを
並行処理するためには不向きであった。
【0006】たとえば画像処理などのように複数の画像
データを同時にあるいは組み合わせて処理する場合、例
えば、複数の画像データを図3のフローチャートに示す
アルゴリズムのように、複数の画像データが独立に処理
され、その処理結果の画像データを合流したり分岐した
りする手順で処理する場合、上記方式では、バスがぶつ
からないようにバスを多岐にわたって複雑に配線したり
バス切り換えを細かく行う必要があり、バスの配線を複
雑にした場合にはハードウェアが複雑・高価になり、バ
スの切り換えを細かく行う場合にはバス切換制御のオー
バーヘッドが大きくなり処理の高速性を実現できなくな
る欠点があった。
【0007】この発明は、画像処理のような大容量のデ
ータを高速且つフレキシブルに処理することができるデ
ータ処理装置を提供することを目的とする。
【0008】
【課題を解決するための手段】この出願の請求項1の発
明は、複数のメモリと、複数のデータ処理部と、該複数
のメモリおよび複数のデータ処理部の各々に対応して設
けられた複数のバス接続切換器と、各データ処理部とそ
れに対応するバス接続切換器との間にそれぞれ設けられ
たローカルメモリと、前記複数のバス接続切換器間に接
続された複数のバスとを有し、各データ処理部は処理済
のデータを前記バス接続切換器または前記ローカルメモ
リの任意の一方または両方に出力可能であり、各バス接
続切換器は、該バス接続切換器に対応するメモリ,デー
タ処理部またはローカルメモリを前記複数のバスのうち
任意のものに接続可能であることを特徴とする。
【0009】この出願の請求項2の発明は、前記複数の
データ処理部の処理済データ出力パターンおよび前記複
数のバス接続切換器の接続パターンを複数パターンに切
換設定可能であることを特徴とする。
【0010】
【作用】この発明のデータ処理装置は、複数のメモリ,
複数のデータ処理部の各々に対応して複数のバス接続切
換器を設け、該複数のバス接続切換器間を複数のバスで
接続している。さらに、各データ処理部と対応するバス
接続切換器間にローカルメモリを設け、データ処理部が
処理したデータをバス接続切換器,ローカルメモリの一
方または両方に出力できるようにしている。各バス接続
切換器は対応するメモリまたはデータ処理部を複数のバ
スのうち任意(1または複数)のバスに接続可能であ
る。この任意の接続により、任意の1または複数のデー
タを取り込んで処理し、且つ、この処理済データを任意
のバスまたはローカルメモリに出力することができる。
このような接続パターンを適当に設定することにより、
並列処理やパイプライン処理などのデータ処理アルゴリ
ズムを効率的に実現することができる。
【0011】また、この発明では、複数のバス切換接続
器の接続パターンを複数パターンに切換設定できるよう
にしたことにより、複数パターンのデータ処理を連続し
て実行することができる。
【0012】
【実施例】図1はこの発明の実施例であるデータ処理装
置の構成図である。このデータ処理装置は、1つのメモ
リブロック5および4つのデータ処理ブロック1〜4を
それぞれ3本のバス1〜3で接続することによって構成
されている。メモリブロック5は、6個のメモリ(メモ
リ1〜6)およびバス接続切換器5からなっている。バ
ス接続切換器5は、メモリ1〜6を選択的にバス1〜3
に接続する。この接続の設定は制御部10が行うが、デ
ータの流れに不都合を生じない限り3本のデータバスの
それぞれに対してメモリ1〜6の任意のものを接続する
ことができる。すなわち、バス1〜3には各1つのメモ
リを書込用または読出用として接続することができる。
データ処理ブロック1〜4は、それぞれデータ処理部,
ローカルメモリおよびバス接続切換器からなっている。
データ処理部は3本の入力ポート1〜3および2本の出
力ポートを備えており、このうち入力ポート1〜3,出
力ポート1はバス接続切換器に接続されており、出力ポ
ート2はローカルメモリ書込側端子に接続されている。
また、ローカルメモリの読出側端子はバス接続切換器に
接続されている。バス接続切換器はこれら入力ポート1
〜3,出力ポート1およびローカルメモリを選択的にバ
ス1〜3のいずれかに接続する。また、バス接続切換器
は、ローカルメモリを自己のデータ処理部の入力ポート
に接続することもできる。
【0013】ここで、バス1〜3は、バス接続切換器5
−バス接続切換器1、バス接続切換器1−バス接続切換
器2、バス接続切換器2−バス接続切換器3、バス接続
切換器3−バス接続切換器4間にそれぞれ分割して設け
られている。それぞれ、バス1−1〜1−3、バス2−
1〜2−3、バス3−1〜3−3、バス4−1〜4−3
とする。バス接続切換器が行う入力ポート,出力ポー
ト,ローカルメモリおよびバスの切換接続の設定は制御
部10が行うが、データの流れに不都合を生じない限
り、すなわち、一連に接続されたバス上に2以上の出力
ポートが接続されるなどの不都合が生じない限り、3本
の入力ポート,1本の出力ポートおよびローカルメモリ
をそれぞれ任意のバスに接続することができる。
【0014】このような構成で、バス接続切換装置を適
当に接続することにより、このデータ処理装置に様々な
処理プロセスを実行させることができる。典型的な接続
形態を図2に示す。同図(A)は、並列処理時の接続形
態を示している。バス1をバス接続切換器5〜バス接続
切換器4まで接続し、データ処理部1〜4に同一のデー
タを入力している。処理済のデータは全て各データ処理
ブロックのローカルメモリに書き込んでいる。また同図
(B)は、パイプライン処理の接続形態をしめしてい
る。1つの画像データを各データ処理部で処理を行いつ
つ、次のデータ処理部へ転送してゆく。これにより、1
つのデータに対して複数の処理を連続して実行すること
ができる。連続して4つの処理が実行された処理済デー
タはデータ処理ブロック4のローカルメモリに格納され
る。
【0015】このデータ処理装置は、例えば、製品の外
観を撮影した画像データを取り込んで、その製品の良/
不良を判定するための画像処理装置に適用される。この
ような装置で実行される画像処理プロセスの例を図3に
示す。この画像処理プロセスは、3種類の画像データ
(画像1,画像2,画像3)を取り込み、これらのデー
タに対して10種類の処理(処理1〜処理10)を実行
して出力用画像データ(画像4)を得るプロセスであ
る。この処理プロセスは、画像1に対して処理1,処理
2を連続して実行し、画像2に対して処理3を実行し、
これらの画像データに基づいて処理5,処理7,処理9
を連続して実行する。一方、画像bに対して処理6を実
行するとともに、画像3に対して処理4を実行する。こ
れらの画像データに基づいて処理8を実行する。処理8
の出力画像データおよび処理9の出力画像データに基づ
いて処理10を実行し、この処理10を実行された画像
データが出力用画像データ(画像4)となる。このよう
にこの処理プロセスには、同一の画像データに対して連
続して複数の処理を実行するプロセスや、複数の画像デ
ータを合成して処理を実行するプロセスなどがある。処
理の具体例としては、例えば2値化処理や輪郭抽出処理
などがある。
【0016】なお、画像処理の場合メモリ1〜6および
ローカルメモリ1〜4は少なくとも1フレーム分の画像
データを記憶する容量を備えたものとする。
【0017】図4は、図3のデータ処理プロセスを同デ
ータ処理装置で実行する場合のバス接続例を示す図であ
る。この例では図3の画像処理プロセスを3ステップで
実行している。同図(A)が第1ステップを示し、同図
(B)が第2ステップを示し、同図(C)が第3ステッ
プを示す。
【0018】同図(A)に示す処理プロセスでは以下の
処理を実行する。まずメモリ1から画像1を読み出して
バス1を介してデータ処理部1に入力する。データ処理
部1では処理1を実行する。処理1を実行ののち、この
処理済データをバス1を介してデータ処理部2に入力す
る。データ処理部2では処理2を実行する。処理2を実
行ののち、この処理済データ(画像a)を自己のローカ
ルメモリ2に書き込む。一方、バス2を介してメモリ2
から画像2を読み出し、データ処理部3に入力する。デ
ータ処理部3では処理3を実行する。処理3を実行のの
ち、この処理済データ(画像b)を自己のローカルメモ
リ3に書き込む。さらに、バス3を介してメモリ3から
画像3を読み出し、データ処理部4に入力する。データ
処理部4では処理4を実行する。処理4を実行ののち、
この処理済データ(画像c)を自己のローカルメモリ4
に書き込む。ステップ1では以上の動作を並行して処理
する。ステップ1終了ののち、制御部10はバスの接続
を切り換え、同図(B)に示すステップ2の接続にす
る。
【0019】同図(B)に示す第2ステップでは以下の
処理プロセスを実行する。まず、ローカルメモリ2から
画像aを読み出し、バス接続切換器2を介してデータ処
理部2に入力する。すなわち、データ処理ブロック2内
でデータの読み出し→入力を行う。データ処理部2では
処理5を実行する。処理5実行ののち、この処理済デー
タ(画像d)をバス1を介してメモリブロックに転送し
メモリ1に書き込む。一方、ローカルメモリ3から画像
bを読み出し、バス接続切換器3を介してデータ処理部
3に入力する。すなわち、データ処理ブロック3内でデ
ータの読み出し→入力を行う。データ処理部3では処理
6を実行する。処理6の実行ののち、この処理済データ
をバス1を介してデータ処理部4の入力ポート1に入力
する。データ処理ブロック4では、ローカルメモリ4か
ら画像cを読み出し、バス接続切換器4を介してデータ
処理部4の入力ポート3に入力する。データ処理部4
は、データ処理部3から入力された画像データおよびロ
ーカルメモリ4から入力された画像データ(画像c)に
基づいて処理8を実行する。処理8を実行ののち、この
処理済データ(画像e)をバス2を介してメモリブロッ
クに転送しメモリ2に書き込む。ステップ2では以上の
動作を並行して処理する。ステップ2終了ののち、制御
部10はバスの接続を切り換え、装置を同図(C)に示
すステップ3の接続形態にセットする。
【0020】同図(C)において、第3ステップでは以
下の処理プロセスを実行する。まず、メモリ1から画像
dを読み出してバス1を介してデータ処理部1の入力ポ
ート1に入力する。データ処理部1では処理7を実行す
る。処理7を実行ののち、この処理済データをバス1を
介してデータ処理部2に入力する。データ処理部3では
処理9を実行する。処理9を実行ののち、この処理済デ
ータをバス1を介してデータ処理部3の入力ポート1に
入力する。一方、メモリ2から画像eを読み出し、バス
2を介してデータ処理部3の入力ポート2に入力する。
データ処理部3ではこれらの画像データに基づき処理1
0を実行する。処理10の処理済データをバス4を介し
てメモリブロックに転送し、画像4としてメモリ3に書
き込む。ステップ3では以上の動作を並行して処理す
る。以上の3ステップのプロセスにより図2の画像処理
が実行される。
【0021】上記実施例ではデータ処理ブロック数を
4、メモリ数を6、バス数を3としたが、これらの個数
はこれに限定されるものではない。また、ローカルメモ
リは1個に限定されず複数設けてもよい。
【0022】
【発明の効果】以上のようにこの発明によれば、複数の
メモリと複数のデータ処理部を任意の形態に接続するこ
とができ、複雑なデータ処理を一連のデータの流れのな
かで処理することができ極めて高速なデータ処理が可能
となる。さらに、任意の形態に接続することができるた
め、どのようなデータ処理にも適用することができる。
また、接続パターンを複数パターンに切り換えることが
できるため、さらに複雑な処理であっても、パターンを
切り換えながら連続して処理をすることができ、極めて
効率的なデータ処理が可能となる。さらに、ローカルメ
モリを備えたことにより、接続パターンの設計の自由度
を高くすることができる。
【図面の簡単な説明】
【図1】この発明の実施例であるデータ処理装置の構成
を示す図
【図2】同データ処理装置のバス接続例を示す図
【図3】同データ処理装置で実行される画像処理プロセ
スの例を示す図
【図4】同画像処理プロセスの各処理ステップを示す図
【符号の説明】
1,2,3,4−データ処理ブロック 5−メモリブロック
【手続補正書】
【提出日】平成6年12月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】同図(B)に示す第2ステップでは以下の
処理プロセスを実行する。まず、ローカルメモリ2から
画像aを読み出し、バス接続切換器2を介してデータ処
理部2に入力する。すなわち、データ処理ブロック2内
でデータの読み出し→入力を行う。さらに、ローカルメ
モリ3から画像bを読み出しバス接続切換器3−バス接
続切換器2を介してデータ処理部2に入力する。データ
処理部2ではこれらの画像データに基づいて処理5を実
行する。処理5実行ののち、この処理済データ(画像
d)をバス1を介してメモリブロックに転送しメモリ1
に書き込む。一方、ローカルメモリ3から画像bを読み
出し、バス接続切換器3を介してデータ処理部3に入力
する。すなわち、データ処理ブロック3内でデータの読
み出し→入力を行う。データ処理部3では処理6を実行
する。処理6の実行ののち、この処理済データをバス1
を介してデータ処理部4の入力ポート1に入力する。デ
ータ処理ブロック4では、ローカルメモリ4から画像c
を読み出し、バス接続切換器4を介してデータ処理部4
の入力ポート3に入力する。データ処理部4は、データ
処理部3から入力された画像データおよびローカルメモ
リ4から入力された画像データ(画像c)に基づいて処
理8を実行する。処理8を実行ののち、この処理済デー
タ(画像e)をバス2を介してメモリブロックに転送し
メモリ2に書き込む。ステップ2では以上の動作を並行
して処理する。ステップ2終了ののち、制御部10はバ
スの接続を切り換え、装置を同図(C)に示すステップ
3の接続形態にセットする。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸 浩司 大阪市西区江戸堀1丁目25番22号 株式会 社コムシステム内 (72)発明者 川久保 隆 大阪市西区江戸堀1丁目25番22号 株式会 社コムシステム内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のメモリと、複数のデータ処理部
    と、該複数のメモリおよび複数のデータ処理部の各々に
    対応して設けられた複数のバス接続切換器と、各データ
    処理部とそれに対応するバス接続切換器との間にそれぞ
    れ設けられたローカルメモリと、前記複数のバス接続切
    換器間に接続された複数のバスとを有し、 各データ処理部は処理済のデータを前記バス接続切換器
    または前記ローカルメモリの任意の一方または両方に出
    力可能であり、各バス接続切換器は、該バス接続切換器
    に対応するメモリ,データ処理部またはローカルメモリ
    を前記複数のバスのうち任意のものに接続可能であるデ
    ータ処理装置。
  2. 【請求項2】 前記複数のデータ処理部の処理済データ
    出力パターンおよび前記複数のバス接続切換器の接続パ
    ターンを複数パターンに切換設定可能であるデータ処理
    装置。
JP30513994A 1994-12-08 1994-12-08 データ処理装置 Pending JPH08161271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30513994A JPH08161271A (ja) 1994-12-08 1994-12-08 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30513994A JPH08161271A (ja) 1994-12-08 1994-12-08 データ処理装置

Publications (1)

Publication Number Publication Date
JPH08161271A true JPH08161271A (ja) 1996-06-21

Family

ID=17941558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30513994A Pending JPH08161271A (ja) 1994-12-08 1994-12-08 データ処理装置

Country Status (1)

Country Link
JP (1) JPH08161271A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148998A (ja) * 1998-11-13 2000-05-30 Sony Corp データ処理装置および並列プロセッサ
WO2004059576A1 (ja) * 2002-12-25 2004-07-15 Sony Corporation 画像処理装置
JP2006218285A (ja) * 2005-01-12 2006-08-24 Hitachi Medical Corp 磁気共鳴イメージング装置及びこれを用いた画像再構成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148998A (ja) * 1998-11-13 2000-05-30 Sony Corp データ処理装置および並列プロセッサ
WO2004059576A1 (ja) * 2002-12-25 2004-07-15 Sony Corporation 画像処理装置
CN100388310C (zh) * 2002-12-25 2008-05-14 索尼株式会社 图像处理设备
KR100975454B1 (ko) * 2002-12-25 2010-08-11 소니 주식회사 화상 처리 장치
US7782959B2 (en) 2002-12-25 2010-08-24 Sony Corporation Image processing apparatus
JP2006218285A (ja) * 2005-01-12 2006-08-24 Hitachi Medical Corp 磁気共鳴イメージング装置及びこれを用いた画像再構成方法
JP4721857B2 (ja) * 2005-01-12 2011-07-13 株式会社日立メディコ 磁気共鳴イメージング装置及びこれを用いた画像再構成方法

Similar Documents

Publication Publication Date Title
JPH04245324A (ja) 演算装置
EP0703682A2 (en) Data processing systems for digital audio equipment
JPS638952A (ja) メモリのアドレス方法およびこの方法を用いたプロセッサ
JPH08161271A (ja) データ処理装置
JPH08171626A (ja) データ処理装置
WO1989009448A1 (en) Parallel signal processing system
JPH08171536A (ja) データ処理装置
JPH08147451A (ja) データ処理装置
US5887137A (en) Data processing apparatus having a sorting unit to provide sorted data to a processor
JP2514473B2 (ja) 並列処理装置
JPS62137669A (ja) 画像処理装置
JPH0410031A (ja) マイクロプログラム制御装置
JP2511262Y2 (ja) デジタル信号処理装置
JPH0267665A (ja) インタフェイス回路
JPH06208614A (ja) 画像処理装置
JPH07281910A (ja) データ処理装置
JPH06259391A (ja) パイプライン状処理装置構成方式
JP2579003B2 (ja) メモリ間データ転送装置
JPH0723289A (ja) 画像データ転送処理装置
JPH07141288A (ja) Dma転送方式
JPH0210478A (ja) プログラムテーブルインタフェース回路
JPH01233515A (ja) 情報処理装置
JPH05159042A (ja) 画像処理装置
JPH04181373A (ja) ベクトル処理装置
JPH0646399B2 (ja) ディジタル信号処理回路