JPS59178577A - １０進２進変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）発明の技術分野 本発明は、１０進２進変換方式、特に変換される１０進
データを偶数桁と奇数桁とに分け、夫々乗算処理と加算
処理とを相互にずらして同時並行に２進データに変換す
る方式に関するものである。

（Ｂ）　　技術の背景と問題点 コンピュータなどのデータ処理においては、１０進数を
２進数に変換し、高速演算処浮などをする必要性がある
。

従来、１０進２進変換方式として、並列乗算器と並列加
算器とによシ変換する方式があった。

今１０進数りを Ｄ＝（ｄｏ、ｄｌ、　−、ｄｉ、　−、ｄｎ）−−−−
−−・−−・−（１）と表わす。この式（１）を変形し
て次式を得る。

Ｄ＋＝（（（ｄｏｘ１ｏ＋ｄｓ　）ｘ＋　ｏ＋ｄすＸＩ
Ｏ＋−＋ｄ（ｎ−１））ｘｌｏ＋ｔｉｎ　　　−−・　
・　　　　　　（２）この式（２）の値を括弧の内側か
ら順に２進演算によシ乗算処理と加算処理とを繰り返し
実行することにより、１０進数ＤＫ等しい２進化された
値を得ることができる。

第０ステツプ　：　　ＢＱ＝ｄ。

第１ステツプ　：　　Ｂ１＝ＢＯｘｌＯ＋４を第ｉ　ス
テップ　：　　Ｂｉ＝Ｂ（ｉ−ｓ）×１０＋ｄｉ　・・
−・（３）第ｎステップ　：　　Ｂ％＝Ｂ（？Ｌ−１）
ＸＩＱ＋４ｎ”−−・（４）式（４）のＢｎが１０進数
りを２進化した値である。

ここでＢ７は上式に示すように、各ステップが１回の乗
算器ステートと１回の加算器ステートにより実行される
から１０進ｎ桁を２進数に変換するには１ｏ進の桁数の
２倍の２ｎステートを必要とする。

このため高速変換処理に問題があった。又、演算実行中
は乗算器あるいは加算器の一方しか使用されていない点
にも改良の余地があった。

（Ｃ）　　発明の目的と構成 本発明は、上記の点を解決することを目的としておし、
１０進データを偶数桁と奇数桁とに分け、夫々乗算器と
加算器とを交互に同時並行に動作させることにより１１
０進２進変換の商運化を計ることを目的としている。こ
のため、本発明の１０進２進変換方式は、並列乗算器と
加算器とを備え、Ｄ＝（ｃｉｏ、ｒｉｌ、　−、ｄｉ、
−、ｄｎ）で与えられる１０進数に対して、　　ｄｉｘ
１０Ａ＋ｄｉ＋１なる乗算処理と加算処理とを２進演算
によって順次演算実行する１０進２進変換装置において
、変換されるｌＯ進データを偶数桁と奇数桁とに分け、
夫々の演算の乗算器ステートあるいは加算器ステートを
相互に１ステートずらして同時並行に演算を実行するこ
とを特徴としている。

前記構成によれば、変換に際し、乗算器と加算器とが同
時並行に動作し演算処理を行なうため、夫々あそびステ
ートがなくなり、本発明の目的とする瀧速変換を達成す
ることができる。

（ＤＪ　　発明の実施例 以下図面を参照して本発明の詳細な説明する。

まず従来方式による１０進２進変換方式の基本的概念を
説明する概念図を第１図に示し、本発明に係る概念図を
第２図に示す。

従来の１０進２進変換方式は、前述した如く、Ｂｉ＝Ｂ
Ｃｉ−１）ｘ１ｏ＋ｄ＝・・　・・・・・・　　　・　
−１（３）の乗算処理及び加算処理を変換される１０進
数の桁数だけ順次繰シ返して実行するものであった。こ
の乗算処理及び加算処理の実行には、一般には、高速処
理を行なう並列乗算器が用いられる。この乗算器はいわ
ゆる桁上げ保持加算器（Ｃ８Ａ　）　、即ち、加算器の
桁あるいは複数の桁ごとに桁上げ信号を保存する桁上げ
保持レジスタを設け、加算の繰り返し中に上位に桁送り
をする機能を有する加算器によｊ）ｓ成されている。こ
の桁上げ保持加算器（Ｃ８Ａ　）によ多構成される乗算
器では、単に被乗数項（ＣＡＮＤ　）と乗数項（ＩＥＲ
）との積を部分桁上げ項（ｐｃ’）と部分和項（ｐｓ’
）との形式で演算処理し出力するのみでなく、入力され
た部分桁上げ項（ｐｃ　）と部分和項（Ｐｓ）との和も
合わせて演算処理し出力するものがある。それ故、上記
式（３）の演算処理は、被乗数Ｂ（ｊ−１）、乗数１ｏ
と１０進ｉ桁目の２進表示数ｄｉとを、桁上げ保持加算
器によ多構成された並列乗算器に１度人力し、部分桁上
げ項（ｐｃ’）と部分和項（ｐｓ’）の形式で乗算処理
した後、該部分桁上げ項（ｐｃ’）と部分和項（ｐｓ’
）との各値を夫々並列加算器に入力し、加算処理が行な
われ、演算処理結果としてＢｔＯ値が得られる。以上の
説明から式（３）のＢｊＯ値を得るには、乗算器と加算
器とが必要とされる。

従って、従来の１０進２進変換方式では第１図に示す如
く、乗算器（ＭＬＴ　）　１と加算器（ＡＤＤ　）　２
とが交互に用いられ夫々１回の実行にょシ１ステップを
実行し、式（３）に示すＢｆ値が得られる。このように
して、１０進数の桁数に対応するステップ数を実行する
こと、即ち、　　１０進数の桁数の２倍のステートを実
行することによシ１ｏ進数を２進数に変換した値Ｂｎを
得ることができる。

ところで、本発明に係る１０進２進変換方式によれば、
第２図に示す如く、乗算器（ＭＬＴ　）　ｌと加算器（
ＡＤＤ）　２とを相互に１相ずらして交互に同時並行に
動作させるため、従来に比し、半分のステートで１０進
数を２進数に変換した値Ｂｎを得ることができる。以下
詳細に説明する。

式（１）で表示される１０進数のデータを、偶数桁と奇
数桁とに分けて変形して次式を得る。今便宜上データの
桁数を偶数（ｆｉ＝２１＋１　）とする。

Ｄ＝ｄＯＸ１０”’＋ｄｌｘｌＯ”＋　　　＋ｄ（２７
＋１）ＸＩ（１’−（ｄＯＸｌｏ”””＋ｄ２Ｘ１０”
　１＋　　＋ｄ（２ＡりＸＩＯ’）＋（ｄｌＸＩＱ２１
＋ｄ３Ｘ］Ｑ２Ａ’−２＋　−＝　　＋ｄ（２Ａ’＋１
）ｘｌＯ’）＝（・−（（ｄＯＸ１００＋ｄ２）Ｘ１０
０＋ｄ４）Ｘ１００＋　−＋ｄ（２１１））Ｘ１０＋（
−（（ｄｌＸ１００＋４３）Ｘ１００＋ｄ５）Ｘ１００
＋　・　＋ｄ（２１−１））Ｘ１００＋ｄＣ２１＋１）
・・・・・　・　・・・・　（６）この式（６）の値を
次のように、偶数桁順Ｐと奇数積項Ｑとに分ける。

第０ステツプ　ＰＯ＝ｄＯ、ＱＯ＝ｄｌ第１　スフ　ｙ
プ　Ｐ１＝ＰＯｘｌＯＯ＋ｄ２．　Ｑ１＝ＱＯＸ１００
＋ｄ３第ｉステップ　”−Ｐ（’　１　）　×１００”
　ｄ　（２ｓ　）　。

Ｑ４＝Ｑ（４１）×１００＋ｄ（２ｊ＋ｌ）・（７）第
１ステツプ　Ｐｌ＝Ｐ（ノー１）Ｘ１００＋４（２１）
。

Ｑｌ＝Ｑ（ｌ−ｘ）ｘ１ｏｏ＋ｄ（２１＋１）最終ステ
ップ　Ｂ＝ＰＩＸ１０＋Ｑｌ−・”””’−’−”””
”””　（８１ここで式（７）の各ステップについて、
式（６）の１０進数の偶数桁順と奇数積項の演算処理を
同時に並行してそれぞれ独自に実行する場合には、従来
に比し、２倍の乗算器と加算器とが必要になる。しかる
に本発明に係る１０進２進変換方式では、第２図に示す
ように、各偶数桁順と奇数積項との夫々の演算処理をす
るに際し、同時に夫々の乗算器（ＭＬＴ　）又は加算器
（ＡＤＤ　）を用いるのではなく、１組の乗Ｗ、器（Ｍ
ＬＴ　）と加算器（ＡＤＤ　）とを位相をずらして、即
ち、１ステートずらして交互に同時並行に用いることに
ょシ所定の演算処理を実行するものである。そして、偶
数桁順及び命数桁順を夫々演算処理して得らｈ−た値を
最終的に加算して１ｏ進２進化された値Ｂを得る。この
ようにして、１０進数を偶数桁と奇数桁とに分けて、交
互に乗算器（ＭＬＴ）　１と加ｘ：ｓ　（ＡＤＤ　）　
２　ト−を用イーｃ　１ｏ進２進変換処理を行なうため
、処理演算ステートが従来の１０進２進変換力式に比し
、半分になる。

次に第３図と第４図とは一緒になって１つの図面を構成
しており、本光明に係る１ｏ進２進変換方式の変換処理
課程を説明する１実施例である。第３図、第４図におい
てＭＬＴは乗算器、ｋＤＤｆよ加算器、ＰＣＲは部分桁
上げレジスタ、ＰＳＲは部分第１ｊレジスタ、ｃｒ＜は
被乗数レジスタである。

今式（７）に示す本発明に係る１０進２進変換方式の第
ｉステップについて第３図に基づき紛、明する。

まず式（７）の偶数桁順Ｐｉ＝Ｐ（ｉ−１）ｘ１００＋
４（２ｉ）　（Ｄ　演ＭＥ処理について説明する。被乗
数レジスタＣＲ（１１）にセットされた値Ｐ（ｊ−１）
と”１００”、”０’及びｄ（２ｊ）　＆夫々乗算器Ｍ
ＬＴ　（１２）の被乗数ポートＣＡＮＤ　、釆数ポート
ＩＥＲ，部分桁上げボー）　ＰＣ及び部分和ポートＰＳ
に入力し、その演算処理結果である部分桁上げボー）　
Ｊ）Ｃ’及び部分和ボー）　ＰＳ’の値を夫々部分桁上
げレジスタＰＣＲ（１３）及び部分和レジスタＰ８ＲＣ
１４）にセットする。次のステートで、上記部分桁上げ
レジスタＰＣＲ（１３）及び部分和レジスタＰＩ（１４
）にセットされた値を夫々加算器ＡＤＤ　（１５）に入
力し、その演算処理結果である値Ｊ’　ｊ　（１６）が
得られ、次の演算処理に備え被乗数レジスタＣＲ（１７
）にセントされる。これらの２ステート、即ち第３図に
示す■の２ステートによシ１０進数の偶数桁の第ｉステ
ップが実行される。同様にして式（７）の奇数積項Ｑｊ
＝Ｑ（ｊ−１）ｘｉ（Ｍｌ＋ｄ（２ｉ＋１）の演算処理
が１ステート遅れて、第３図に示す■の２ステートによ
シ実行される。

以上曲間した如く式（７）の第ｉステップの偶数桁順と
奇数積項との演算処理が１ステート遅れて同一の乗算器
と加算器とを交互に用いて同時並列に実行される。

第４図は、最終ステップである式（８）の１３＝ＰＡ’
Ｘ］、０＋Ｑｌ′ｆ／演算処理する１実施例を示す。第
４図において、ＲＲは結果レジスタである。式（８）の
偶数桁順の値Ｐ７（２１）は被乗数レジスタ（２２）に
、奇数積項の値Ｑｌは、各部分桁上げ項（ｐｃ’）の愼
及び部分和項（ｐｓ’）の値として夫々部分桁上げレジ
スタ）’ＣＲ（２３）及び部分和レジスタＰＳＲ（２４
）にセットされる。そして、最終ステップにおいて、上
記各レジスタからの値及び乗数１１０１が来勿−器（２
５）の各ポートに入力され、その演算結果である部分桁
上げボー）　（ＰＣＩ　）及び部分オ目ボート（Ｉ）Ｓ
／）の値カ夫々レジスタ２６　、２７にセットされる。

次のステートにおいで、加算器ＡＩ）ＩＪ（２８）によ
りレジスタ２６　、２７にセットされた値が入力され、
加算されて、その結果が結果レジスタ１＜Ｒ（２９）　
ＶＣセットされる。そして、結果レジスタＲＲ（２９）
から、１０進２進変換された値Ｂが得られる。

同、図中省略したが、乗算器ＭＬＴの乗算ポート（ＩＥ
Ｒ）　、部分桁上げボー）　（ＰＣ）および部分和ボー
　ト（ＰＳ　）　Ｋ入力すｉルｄｉ　”Ｏ”、”１０’
、’１００”　　等のデータは他のレジスタや制御回路
から供給されるものである。また、上記説明では変換さ
れる１０進数のデータの桁数を偶数としたが、奇数の場
合も同様に１０進２進変換されるものである。

捷た上記説明において各ステートの数たけ乗算器と加算
器とが夫々存在するかのように図示しだが、いわば夫々
１個のものを時分割に使用すれば足シる。

（Ｅ）　　発明の効果 以上説明した如く本発明によれば、変換さね−る１０進
データ全偶数桁と奇数桁とに分けて交互に乗算器と加算
器を用いて同時並行に演算処理を可能にし、かつそのた
め非常に高速に１０進２進変換を可能（（する大なる効
果がある。

【図面の簡単な説明】

第１図は、従来の１０進２進変換方式の基本概念を説明
する説明図、第２図は本発明１０進２進変換方式の概念
を説明する説明図、第３図、第４図は、本発明に係る１
０進２進変換方式の変換処暑課程を説明する１実施例を
示す。 ＭＬＴは乗算器、ＡＤＩ）は加算器、ＣＲは被乗数レジ
スタ、ＰＣＲは部分桁上げレジスタ、ＰＳＲは部分和レ
ジスタ、ｌは結果レジスタである。 Ｉ侍許出Ｉ、白人　　富士通株式会社 代理人弁理士　　森１）　寛　（外１名）Ｊｆｌ　目 ４′２日

Claims (1)

1. 【特許請求の範囲】 並列乗算器と加算器とを備え、Ｄ＝（ｄＯ，ｄｌ、、ｄ
   ｉ。 ・・、　ｄｎ）で与えられる１０進数に対して、　　ｄ
   ｊｘｌＱ　＋ｄｔ＋１なる乗算処理と加算処理とを２進
   演算によって順次演算実行する１０進２進変換装置にお
   いて、変換される１０進データを偶数桁と奇数桁とに分
   け、夫々の演算の乗算器ステートあるいは加算器ステー
   トを相互に１ステートずらして同時並行に演算を実行す
   ることを特徴とする１０進２進変換方式。