JPH03141403A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、演算実行と周辺処理とを並列処理するプログ
ラマブルコントローラに関する。

（ロ）従来の技術 周知のように、プログラマブル・コントローラは、１ス
キヤンタイム内で行なわれる動作、すなわち制御入力信
号の入力状態を取込む入力更新の動作、ユーザプログラ
ムメモリに格納された一連のユーザ命令についての演算
実行の動作、その演算結果に基づき制御出力信号の出力
状態を更新する出力更新の動作およびユーザの便宜のた
めに行なうモニタ処理などのサービス処理の動作をマイ
クロプロセッサ（以下ＭＰＵと云う）により実現し、各
種のＦＪ＆械装置のシーケース制御や工場内のライン制
御を行なうものであり、この１スキヤンタイムの所要時
間は、極力短いことが望まれる。

そのため上記のユーザプログラム演算実行と入出力デー
タ更新の動作は、別のＭ　Ｐ　Ｕで行いそれぞれが並行
して動作している。この種の従来のプログラマブルコン
トローラにおいては、演算実行部と入出力データ更新、
その他の周辺制御部との間で入出力データの授受が必要
となり５それを第２図に示すようなり　Ｍ　Ａ転送方式
、或いは、ハードウェアが簡単な共有メモリ方式により
行っている。

第２図では、演算実行部及び周辺制御部はそれぞれＭＰ
ＵＩ、ＭＰＵ２を中心に構成されており、それぞれのシ
ステムバスには制御動作を規定するシステムプログラム
メモリ３．／Ｏ、システム動作の際必要なデータを一時
記憶してお゛くワーキングメモリ４．９人出力データが
格納されているＩ／Ｏメモリ６．１１が接続されており
、その他演算実行部にはユーザプログラムが格納されて
いるユーザプログラムメモリ５が、周辺制御部には、Ｉ
／Ｏユニットの状態の情報が格納されているＩ／Ｏステ
ータスメモリ８及びＩ／Ｏバスとのインタフェース７が
接続されている。

Ｉ／Ｏメモリ転送制御回路１２は周辺制御部での入出力
データの更新が終了し新しい入力データが格納された入
出カメモリ１１と演算実行部でのユーザプログラムの演
算実行が終了し演算出力結果を格納した入出カメモリ６
との間でＤＭＡ転送を行うための制御信号を発生する回
路である。この回路の制御により各制御部の入出力デー
タが演算終了後−括してデータ転送が行われるわけであ
る。

（ハ）発明が解決しようとする課題 ところがこのように演算実行と周辺処理とを並行して処
理するプログラマブルコントローラで各制御部間の入出
力データの授受にＤＭＡ転送を用いた場合でも転送時は
、各ＭＰＵをＨＯＬＤ状態とするため、転送のみにかか
る時間が１スキヤンタイム内に加算されることになる。

（ニ）課題を解決するための手段 本発明はこのような点に鑑みて為されたものであって、
２つのＩ／Ｏメモリの接続するバスを固定することなく
スキャンごとにＩ／Ｏメモリが切り換わることで演算実
行部の演算結果は周辺制御部にわたされ周辺制御部で更
新された入力データが演算実行部にわたされるようにな
っている。

（ホ）作　用 本発明によれば！／Ｏメモリの切り換え時間のみがスキ
ャンタイムに加算され、転送時間はスキャンタイムから
除かれる。

（へ）実施例 第１図に本発明の一実施例を示す。

このプログラマブルコントローラは、演算実行部と周辺
制御部と２個のＩ／Ｏメモリ３２．３３とその切り換え
回路３４．３５および切り換え制御回路３６とを中心に
構成される。

演算実行部は、演算プロセッサＭＰＵ１を中心に構成さ
れこのバス上にシステムプログラムメモリ２３、ワーキ
ングメモリ２４、ユーザプログラムメモリ２５、出力デ
ータメモリ２６、および切り換え回路３４．３５を通し
てＩ／Ｏメモリ３２．３３が接続されている。

周辺制御部は周辺処理用プロセッサＭＰＵ２を中心にそ
のバス上には、システムプログラムメモリ２７、ワーキ
ングメモリ２９、ペリフェラルインタフェース２８、パ
ラレルＩ／Ｏインタフェース３１、ステータスメモリ３
０及び演算実行部と同様に切り換え回路３４．３５を通
してＩ／Ｏメモリ３２．３３と接続されている。

また、Ｉ／Ｏメモリ切り換え制御回路１６には、ＭＰＵ
Ｉ、ＭＰＵ２およびＩ／Ｏメモリの接続バスの切り換え
回路３４．３５が、制御信号線Ａ−Ｈとでつながってお
り、（／Ｏメモリ１２．１３は１つがＭＰＵＩのバスに
接続しているときはもう１つがＭＰｔＪ２のバスに接続
され１スキヤンごとに切り換わるように制御している。

演算実行部のＭＰＵＩは、システムプログラムメモリ２
３に従って制御動作を行いユーザプログラムを実行する
。この際、入力データとしては、その時バスに接続され
ているＩ／Ｏメモリ３２あるいは３３中のデータが演算
に用いられ、演算結果はそのＩ／Ｏメモリ３２あるいは
３３の出力データ領域と出力データメモリ２６の２つの
メモリに同時に書き込まれる。出力データメモリ２６は
、応用命令（例えばシフト命令など）で、演算実行時に
１スキヤン前での出力データが必要なときにＩ／Ｏメモ
リ３２あるいは３３の出力データでは、スキャンごとに
Ｉ／Ｏメモリ３２あるいは３３の切り換えを行っている
ので場合によっては２スキヤン前のとットデータとなり
、演算に不都合が生じるため、その時のデータメモリと
して必要であり、応用命令演算結果は同様に２つのメモ
リに書き込まれる。

これと並行して、周辺制御部のＭＰＵ２はＩ／Ｏインタ
フエース３１を通して接続された外部！／Ｏバス上の被
制御機器のＩ／Ｏユニツトと入出力データの転送を行う
。Ｉ／Ｏユニットは任意の位置に任意の機能を有するユ
ニットの接続を可能とするためその接続状態をイニシャ
ル時に！／Ｏステータスメモリ３０に記憶しておく。こ
の情報をもとに入カニニットからデータを読み周辺制御
部のバスに接続されているＩ／Ｏメモリ３２あるいは３
３に書き込む。出カニニットへは、Ｉ／Ｏメモリの出力
データをＩ／Ｏインタフェースを通して転送する。その
他モニタ等の周辺接続装置の制御もペリフェラルインタ
フェース２８を通してＭＰＵ２で行われる。

以上のような並行する一連の動作が１スキャン行われる
ごとに演算実行部と周辺制御部それぞれのバスに接続の
Ｉ／Ｏメモリ３２．３３の切り換えを行う。その詳細を
第３図のフローチャートにより説明する。

周辺制御部は、ステップ２００〜２０４がイニシャル処
理で、２００．２０１では、先にも述べたようにＩ／Ｏ
ステータス情報をＩ／Ｏステータスメモリ／Ｏに書き込
む処理を行っている。ステップ２０２で、入カニニット
の入力データをＩ／Ｏメモリに書き込みステップ２０Ｂ
は演算部のイニシャル処理の終了をワーキングメモリ２
４にＥＮＤフラグをセットすることでＭＰＵＩが認識し
、Ｉ／Ｏメモリ切り換え制御回路３６に制御信号Ａによ
って知らせる。Ｉ／Ｏメモリ切り換え制御回路３６から
は、制御信号ＢによってＭＰＵにＥＮＤフラグのセット
されていることが伝達される。ＥＮＤフラグのセットを
Ｍ　Ｐ　Ｕ　２が認識するとＥＮＤフラグのクリア指令
を制御信号ＢによりＩ／Ｏメモリ切り換え制御回路３６
に返されこれよりＭＰＵＩにＥＮＤフラグのクリア指令
が出される。ＭＰＵＩはこれを受けてワーキングメモリ
のＥＮＤフラグをクリアする（ステップ２０４）。次に
ステップ２０５でＭＰＵＩは制御信号ＣでＩ／Ｏメモリ
切り換え制御回路３６に、！／Ｏメモリ切り換え要求を
出すとＩ／Ｏメモリ切り換え制御回路３６は、制御信号
りで切り換え回路３４．３５に伝達し、Ｉ／Ｏメモリ接
続のバスを切り換え、２つの切り換え回路３４．３５の
切り換え終了信号Ｇ、Ｈが返される。これを受けるとＩ
／Ｏメモリ切り換え制御回路３６は、制御信号ＥＦによ
りＭＰＵＩ、ＭＰＵ２に切り換え終了を知らせる。ステ
ップ２０６．２０７はＩ／Ｏデータの更新が行われ入力
データはステップ２０２と同様にＩ／Ｏメモリ３２ある
いは３３に書き込まれ、Ｉ／Ｏメモリ３２あるいは３３
中の出力データはＩ／Ｏステータスメモリ３０の情報に
従って対応する出カニニットに送られる。全接点情報に
関して更新終了後、通信その他の周辺処理を行い（ステ
ップ２０８）演算部の演算実行終了を待つ。その後はス
テップ２０９，２／Ｏはステップ２０３．２０４と同じ
動作を行いステップ２０５へ進み以上のステップ２０５
〜２／Ｏまでの動作をスキャンする。

次に演算実行部では、ステップ２５０のイニシャル処理
後先に述べたＥＮＤフラグをワーキングメモリにセット
しくステップ２５１）周辺制御部のＭＰＵ２からのクリ
ア指令を受けるとリセットする（ステップ２５２，２５
３）　、このＥＮＤフラグのセット、リセットにより周
辺制御部との同期をとり、その後メモリ３２．３３を切
り換え（ステップ２５４）新しく入力データの書き込ま
れたＩ／Ｏメモリ３２あるいは３３を用い、ユーザプロ
グラムの演算実行を行う。ユーザプログラムの最後にあ
るＥＮＤ命令まで演算が終了すると（ステップ２５５）
ＥＮＤフラグのセット、リセットによる同期をとり（ス
テップ２５６〜２５８）メモリ切り換えのステップ２５
４へ進みこの一連の動作が繰り返される。

以上の並行して処理される２つの制御部間でＩ／Ｏデー
タのやりとりが、２つのＩ／Ｏメモリ１２．１３．３２
あるいは３３の切り換えのみとなるので共有メモリ方式
におけるデータの更新時間或いはＤ　Ｍ　Ａ転送方式の
転送時間を省くことができる。第４図は、本発明プログ
ラマブルコントローラのタイムチャートであるが、通常
はスキャン（１）のようにスキャンタイムはユーザプロ
グラムの実行時間のみとなる。また、スキャン（２）の
ようにプログラム実行時間が極端に短い場合は、周辺処
理にかかる時間が最短のスキャンタイムとなる。また、
第３図は、制御周期を可変とした場合であるが固定制御
周期の場合でも転送時間の省略を考慮し周期を短く設定
することができる。

（ト）　発明の効果 以上述べた如く、本発明プログラマブルコントローラは
複数のＩ／Ｏメモリを演算実行部と周辺制御部に切り換
えて接続しているので、演算実行部と周辺制御部との間
のデータ転送時間が不要となりスキャンタイムの短縮が
図れ、プログラマブルコントローラの高速化が可能とな
る。

【図面の簡単な説明】

第１図は本発明プログラマブルコントローラのブロック
図、第２図は従来のプログラマブルコントローラのブロ
ック図、第３図は本発明／Ｏグラマプルコントローラの
動作を説明する流れ図、第４図は本発明プログラマブル
コントローラの動作を説明するタイミングチャートであ
る。 （１）（２）・・・マイクロプロセッサ、（２３）　＜
２’７）・・・システムプログラムメモリ、（２４）　
（２９）・・・ワーキングメモリ、（２５）・・・ユー
ザプログラムメモリ、（２６）・・・出力データメモリ
、（３０）・・司／Ｏステータスメモリ、（３１）・・
・パラレルＩ／Ｏインタフェース、（３２）（３３）・
・・ｌ／Ｑメモリ、　（３４）（３５）・・・切り換え
回路、（３６）・・司／Ｏメモリ切り換え制御回路。

Claims (1)

【特許請求の範囲】
1. １）所定のプログラムに基づいて外部機器の制御を行な
   うプログラマブルコントローラにおいて、所定のプログ
   ラムに従って演算を行い、上記外部機器の制御情報を作
   成する演算実行部と、この演算実行部で作成される制御
   情報を保持記憶する複数のＩ／Ｏメモリと、このＩ／Ｏ
   メモリ内の制御情報に基づいて外部機器の制御を行う周
   辺制御部と上記複数のＩ／Ｏメモリを交互に演算実行部
   及び周辺制御部へ接続するよう切り換えるＩ／Ｏメモリ
   切り換え制御回路と、を有して成るプログラマブルコン
   トローラ。