JP2002297209A - シーケンス制御装置におけるシーケンスプログラム格納方法 - Google Patents
シーケンス制御装置におけるシーケンスプログラム格納方法Info
- Publication number
- JP2002297209A JP2002297209A JP2001096132A JP2001096132A JP2002297209A JP 2002297209 A JP2002297209 A JP 2002297209A JP 2001096132 A JP2001096132 A JP 2001096132A JP 2001096132 A JP2001096132 A JP 2001096132A JP 2002297209 A JP2002297209 A JP 2002297209A
- Authority
- JP
- Japan
- Prior art keywords
- program
- sequence
- slave
- memory
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【課題】 一つのシーケンス制御装置に格納できないサ
イズのシーケンスプログラムを自動的に分割し、その大
きなサイズのシーケンスプログラムをシーケンス制御装
置に実行させること。 【解決手段】 マスタ１１とスレーブ２１の二種のシー
ケンス制御装置から構成され、それぞれのシーケンス制
御装置は、プログラムを格納するプログラムメモリ１
２、２２と、プログラムを実行するプログラム実行手段
１３、２３と、プログラムの実行結果を格納するリレー
メモリ１４、２４とから構成し、マスタ１１のシーケン
ス制御装置に外部からのプログラムを転送した時に、マ
スタ１１のプログラムメモリ１２に格納できる部分をそ
こに格納し、それを超える部分をスレーブ２１のシーケ
ンス制御装置に転送して、スレーブのプログラムメモリ
２２に格納することによって、一つのシーケンス制御装
置に格納できない大きさのシーケンスプログラムを自動
的に分割する。
イズのシーケンスプログラムを自動的に分割し、その大
きなサイズのシーケンスプログラムをシーケンス制御装
置に実行させること。 【解決手段】 マスタ１１とスレーブ２１の二種のシー
ケンス制御装置から構成され、それぞれのシーケンス制
御装置は、プログラムを格納するプログラムメモリ１
２、２２と、プログラムを実行するプログラム実行手段
１３、２３と、プログラムの実行結果を格納するリレー
メモリ１４、２４とから構成し、マスタ１１のシーケン
ス制御装置に外部からのプログラムを転送した時に、マ
スタ１１のプログラムメモリ１２に格納できる部分をそ
こに格納し、それを超える部分をスレーブ２１のシーケ
ンス制御装置に転送して、スレーブのプログラムメモリ
２２に格納することによって、一つのシーケンス制御装
置に格納できない大きさのシーケンスプログラムを自動
的に分割する。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンス制御装
置におけるシーケンスプログラム格納方法に関するもの
である。
置におけるシーケンスプログラム格納方法に関するもの
である。
【０００２】
【従来の技術】従来シーケンス制御装置では、外部から
受信したシーケンスプログラムをプログラムメモリと呼
ぶメモリ上に格納するようにしたストアードプログラム
方式が多く用いられている。また一般的に、シーケンス
プログラムを高速に実行するために、実行手段として専
用ＩＣが用いられる。
受信したシーケンスプログラムをプログラムメモリと呼
ぶメモリ上に格納するようにしたストアードプログラム
方式が多く用いられている。また一般的に、シーケンス
プログラムを高速に実行するために、実行手段として専
用ＩＣが用いられる。
【０００３】プログラムメモリのサイズや前記専用ＩＣ
の性能により、一つのシーケンス制御装置が実行可能な
シーケンスプログラムのサイズには上限が設けられてお
り、シーケンス制御装置は、その上限を超えるサイズの
シーケンスプログラムを実行することはできない。その
ため、プログラムメモリを拡張できるような構成になっ
ている場合もあるが、その場合でも実行できるシーケン
スプログラムのサイズに上限があることには変わりな
い。
の性能により、一つのシーケンス制御装置が実行可能な
シーケンスプログラムのサイズには上限が設けられてお
り、シーケンス制御装置は、その上限を超えるサイズの
シーケンスプログラムを実行することはできない。その
ため、プログラムメモリを拡張できるような構成になっ
ている場合もあるが、その場合でも実行できるシーケン
スプログラムのサイズに上限があることには変わりな
い。
【０００４】最近は設備に搭載するシーケンス制御装置
で処理する情報が増加してきていることから、シーケン
スプログラムが肥大化する傾向にあり、シーケンス制御
装置の持つサイズの上限より大きくなってしまう場合が
ある。しかし前述したように、シーケンス制御装置は、
サイズの上限を超えるシーケンスプログラムを実行する
ことはできないので、シーケンスプログラムのサイズの
上限を超えるシーケンスプログラムをシーケンス制御装
置に実行させたい場合は、実現させたい処理を二つのシ
ーケンスプログラムに分割して記述し、それらを二つの
シーケンス制御装置で実行させたり、あるいは、シーケ
ンス制御装置と操作パネルを用意し、それぞれに処理を
振り分けてお互いに通信させながら実行させる等の方法
を採らなければならない。しかしこれらの方法では、シ
ーケンスプログラムを分割したり、シーケンスプログラ
ム間の通信インターフェイスを決めたりするために人手
による煩雑な作業が必要となる。
で処理する情報が増加してきていることから、シーケン
スプログラムが肥大化する傾向にあり、シーケンス制御
装置の持つサイズの上限より大きくなってしまう場合が
ある。しかし前述したように、シーケンス制御装置は、
サイズの上限を超えるシーケンスプログラムを実行する
ことはできないので、シーケンスプログラムのサイズの
上限を超えるシーケンスプログラムをシーケンス制御装
置に実行させたい場合は、実現させたい処理を二つのシ
ーケンスプログラムに分割して記述し、それらを二つの
シーケンス制御装置で実行させたり、あるいは、シーケ
ンス制御装置と操作パネルを用意し、それぞれに処理を
振り分けてお互いに通信させながら実行させる等の方法
を採らなければならない。しかしこれらの方法では、シ
ーケンスプログラムを分割したり、シーケンスプログラ
ム間の通信インターフェイスを決めたりするために人手
による煩雑な作業が必要となる。
【０００５】
【発明が解決しようとする課題】本発明は、上記したシ
ーケンスプログラムを分割したり、シーケンスプログラ
ム間の通信インターフェイスを決めるために煩雑な作業
が必要であるという従来の課題を解決するものであっ
て、一つのシーケンス制御装置に格納できない大きなサ
イズのシーケンスプログラムを分割する際、人手による
煩雑な作業を不要にし、かつ、その大きなサイズのシー
ケンスプログラムをシーケンス制御装置に実行させるこ
とを目的とするものである。
ーケンスプログラムを分割したり、シーケンスプログラ
ム間の通信インターフェイスを決めるために煩雑な作業
が必要であるという従来の課題を解決するものであっ
て、一つのシーケンス制御装置に格納できない大きなサ
イズのシーケンスプログラムを分割する際、人手による
煩雑な作業を不要にし、かつ、その大きなサイズのシー
ケンスプログラムをシーケンス制御装置に実行させるこ
とを目的とするものである。
【０００６】
【課題を解決するための手段】本発明は、マスタとスレ
ーブの二種のシーケンス制御装置から構成されるシステ
ムで、それぞれのシーケンス制御装置は外部から転送さ
れるシーケンスプログラムを格納するプログラムメモリ
と、シーケンスプログラムを実行するプログラム実行手
段と、シーケンスプログラムの実行結果を格納するリレ
ーメモリとから構成し、マスタのシーケンス制御装置が
外部からのシーケンスプログラムを受信時に、マスタの
プログラムメモリに格納できる部分をマスタのプログラ
ムメモリに格納し、それを超える部分をスレーブのシー
ケンス制御装置に転送して、スレーブのプログラムメモ
リに格納することによって、一つのシーケンス制御装置
に格納できない大きさのシーケンスプログラムを自動的
に分割し、シーケンスプログラムの実行時に、マスタの
シーケンス制御装置でシーケンスプログラムを１回実行
し、マスタのリレーメモリをスレーブのシーケンス制御
装置のリレーメモリに転送し、スレーブのシーケンスプ
ログラムを１回実行し、スレーブのリレーメモリをマス
タのリレーメモリに転送することによって全体のシーケ
ンスプログラムを１回実行することを特徴とするシーケ
ンス制御装置におけるシーケンスプログラム格納方法で
ある。
ーブの二種のシーケンス制御装置から構成されるシステ
ムで、それぞれのシーケンス制御装置は外部から転送さ
れるシーケンスプログラムを格納するプログラムメモリ
と、シーケンスプログラムを実行するプログラム実行手
段と、シーケンスプログラムの実行結果を格納するリレ
ーメモリとから構成し、マスタのシーケンス制御装置が
外部からのシーケンスプログラムを受信時に、マスタの
プログラムメモリに格納できる部分をマスタのプログラ
ムメモリに格納し、それを超える部分をスレーブのシー
ケンス制御装置に転送して、スレーブのプログラムメモ
リに格納することによって、一つのシーケンス制御装置
に格納できない大きさのシーケンスプログラムを自動的
に分割し、シーケンスプログラムの実行時に、マスタの
シーケンス制御装置でシーケンスプログラムを１回実行
し、マスタのリレーメモリをスレーブのシーケンス制御
装置のリレーメモリに転送し、スレーブのシーケンスプ
ログラムを１回実行し、スレーブのリレーメモリをマス
タのリレーメモリに転送することによって全体のシーケ
ンスプログラムを１回実行することを特徴とするシーケ
ンス制御装置におけるシーケンスプログラム格納方法で
ある。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、外部から転送されるシーケンスプログラムを格納す
るプログラムメモリと、シーケンスプログラムを実行す
るプログラム実行手段と、シーケンスプログラムの実行
結果を格納するリレーメモリをそれぞれ備えたマスタと
スレーブの二種のシーケンス制御装置から構成されるシ
ーケンス制御装置におけるプログラムメモリ格納方法で
あって、マスタのシーケンス制御装置が外部からのシー
ケンスプログラムを受信時に、マスタのプログラムメモ
リに格納できる部分をマスタのプログラムメモリに格納
し、それを超える部分をスレーブのシーケンス制御装置
に転送して、スレーブのプログラムメモリに格納するこ
とによって、一つのシーケンス制御装置に格納できない
大きさのシーケンスプログラムを自動的に分割し、シー
ケンスプログラムの実行時に、マスタのシーケンス制御
装置でシーケンスプログラムを１回実行し、マスタのリ
レーメモリをスレーブのシーケンス制御装置のリレーメ
モリに転送し、次に、スレーブのシーケンスプログラム
を１回実行し、スレーブのリレーメモリをマスタのリレ
ーメモリに転送することによって全体のシーケンスプロ
グラムを１回実行することを特徴とするもので、一つの
シーケンス制御装置に格納できない大きいサイズのシー
ケンスプログラムを複数に分割したり、それらのシーケ
ンスプログラム間の通信インターフェイスを決めたりす
るために人手による煩雑な作業を不要にし、かつ、その
大きなサイズのシーケンスプログラムをシーケンス制御
装置に実行させることが可能になる作用を有する。
は、外部から転送されるシーケンスプログラムを格納す
るプログラムメモリと、シーケンスプログラムを実行す
るプログラム実行手段と、シーケンスプログラムの実行
結果を格納するリレーメモリをそれぞれ備えたマスタと
スレーブの二種のシーケンス制御装置から構成されるシ
ーケンス制御装置におけるプログラムメモリ格納方法で
あって、マスタのシーケンス制御装置が外部からのシー
ケンスプログラムを受信時に、マスタのプログラムメモ
リに格納できる部分をマスタのプログラムメモリに格納
し、それを超える部分をスレーブのシーケンス制御装置
に転送して、スレーブのプログラムメモリに格納するこ
とによって、一つのシーケンス制御装置に格納できない
大きさのシーケンスプログラムを自動的に分割し、シー
ケンスプログラムの実行時に、マスタのシーケンス制御
装置でシーケンスプログラムを１回実行し、マスタのリ
レーメモリをスレーブのシーケンス制御装置のリレーメ
モリに転送し、次に、スレーブのシーケンスプログラム
を１回実行し、スレーブのリレーメモリをマスタのリレ
ーメモリに転送することによって全体のシーケンスプロ
グラムを１回実行することを特徴とするもので、一つの
シーケンス制御装置に格納できない大きいサイズのシー
ケンスプログラムを複数に分割したり、それらのシーケ
ンスプログラム間の通信インターフェイスを決めたりす
るために人手による煩雑な作業を不要にし、かつ、その
大きなサイズのシーケンスプログラムをシーケンス制御
装置に実行させることが可能になる作用を有する。
【０００８】請求項２に記載の発明は、スレーブは複数
のシーケンス制御装置を備え、マスタのシーケンス制御
装置が外部からのシーケンスプログラムを受信時に、マ
スタのプログラムメモリに格納できない部分を予め決め
られた特定のスレーブのシーケンス制御装置に転送し、
転送されたスレーブは自らのプログラムメモリに格納で
きる部分を自らのプログラムメモリに格納し、それを超
える部分を予め決められた別のスレーブのシーケンス制
御装置に転送する動作を繰り返すことによって、一つの
シーケンス制御装置に格納できない大きさのシーケンス
プログラムを自動的に分割し、シーケンスプログラムの
実行時に、マスタのシーケンス制御装置でシーケンスプ
ログラムを１回実行し、マスタのリレーメモリを予め決
められた特定のスレーブのシーケンス制御装置のリレー
メモリに転送し、スレーブのシーケンスプログラムを１
回実行し、次に、リレーメモリを予め決められた別のス
レーブのリレーメモリに転送する動作を繰り返し、最後
のスレーブがシーケンスプログラムを１回実行した後、
リレーメモリをマスタのリレーメモリに転送することに
よって、全体のシーケンスプログラムを１回実行するこ
とを特徴とするもので、肥大化したシーケンスプログラ
ムに対しても、シーケンスプログラムを複数に分割する
ことで対応が可能となる作用を有する。
のシーケンス制御装置を備え、マスタのシーケンス制御
装置が外部からのシーケンスプログラムを受信時に、マ
スタのプログラムメモリに格納できない部分を予め決め
られた特定のスレーブのシーケンス制御装置に転送し、
転送されたスレーブは自らのプログラムメモリに格納で
きる部分を自らのプログラムメモリに格納し、それを超
える部分を予め決められた別のスレーブのシーケンス制
御装置に転送する動作を繰り返すことによって、一つの
シーケンス制御装置に格納できない大きさのシーケンス
プログラムを自動的に分割し、シーケンスプログラムの
実行時に、マスタのシーケンス制御装置でシーケンスプ
ログラムを１回実行し、マスタのリレーメモリを予め決
められた特定のスレーブのシーケンス制御装置のリレー
メモリに転送し、スレーブのシーケンスプログラムを１
回実行し、次に、リレーメモリを予め決められた別のス
レーブのリレーメモリに転送する動作を繰り返し、最後
のスレーブがシーケンスプログラムを１回実行した後、
リレーメモリをマスタのリレーメモリに転送することに
よって、全体のシーケンスプログラムを１回実行するこ
とを特徴とするもので、肥大化したシーケンスプログラ
ムに対しても、シーケンスプログラムを複数に分割する
ことで対応が可能となる作用を有する。
【０００９】
【実施の形態】以下、本発明の実施の形態について、図
面を用いて説明する。図１は本発明の第１の実施の態様
のシーケンス制御装置を含むシステムのブロック図であ
る。図１〜図３を参照して第１の実施の形態について説
明する。図において、１１はマスタのシーケンス制御装
置、１２はマスタのプログラムメモリ、１３はマスタの
プログラム実行手段、１４はマスタのリレーメモリ、２
１はスレーブのシーケンス制御装置１、２２はスレーブ
のプログラムメモリ、２３はスレーブのプログラム実行
手段、２４はスレーブのリレーメモリ、２５はスレーブ
の２ポートメモリ、４１は周辺装置１、４２は周辺装置
２である。周辺装置４１や４２はＩ／Ｏ装置やＮＣ装置
や通信装置など、システムを構築する際に必要とされる
装置であり、通常それらの個数や種類はシステムによっ
て変化する。マスタ１１、スレーブ２１、周辺装置４
１、４２はバス５１で接続されており、マスタ１１はス
レーブ２１、周辺装置４１、４２とバスを使って通信で
きる。
面を用いて説明する。図１は本発明の第１の実施の態様
のシーケンス制御装置を含むシステムのブロック図であ
る。図１〜図３を参照して第１の実施の形態について説
明する。図において、１１はマスタのシーケンス制御装
置、１２はマスタのプログラムメモリ、１３はマスタの
プログラム実行手段、１４はマスタのリレーメモリ、２
１はスレーブのシーケンス制御装置１、２２はスレーブ
のプログラムメモリ、２３はスレーブのプログラム実行
手段、２４はスレーブのリレーメモリ、２５はスレーブ
の２ポートメモリ、４１は周辺装置１、４２は周辺装置
２である。周辺装置４１や４２はＩ／Ｏ装置やＮＣ装置
や通信装置など、システムを構築する際に必要とされる
装置であり、通常それらの個数や種類はシステムによっ
て変化する。マスタ１１、スレーブ２１、周辺装置４
１、４２はバス５１で接続されており、マスタ１１はス
レーブ２１、周辺装置４１、４２とバスを使って通信で
きる。
【００１０】まず初めに、マスタ１１のシーケンス制御
装置に格納できるサイズのシーケンスプログラムをマス
タ１１のみで実行する時の手順について説明する。マス
タ１１はプログラム実行手段１３によってプログラムメ
モリ１２に格納されたシーケンスプログラムを１回実行
する。プログラム実行手段１３はプログラムの実行の結
果をリレーメモリ１４に反映するので、通常プログラム
が１回終了した時点でリレーメモリ１４の内容は変化す
る。その後、サイクルエンド処理を行う。サイクロエン
ド処理とはリレーメモリ１４の内容を周辺装置４１、４
２に通知したり、逆に周辺装置４１、４２から情報を受
け取ってリレーメモリ１４に反映させたりする処理であ
る。例えば、Ｉ／Ｏ装置と上記のようなやり取りを行う
ことによって、外部からのセンサ情報を入力したり、外
部へ信号を出力したりする。通常シーケンスプログラム
の実行とは、上記のようにプログラムの１回の実行とサ
イクルエンド処理を高速に何回も繰り返している状態を
示す。
装置に格納できるサイズのシーケンスプログラムをマス
タ１１のみで実行する時の手順について説明する。マス
タ１１はプログラム実行手段１３によってプログラムメ
モリ１２に格納されたシーケンスプログラムを１回実行
する。プログラム実行手段１３はプログラムの実行の結
果をリレーメモリ１４に反映するので、通常プログラム
が１回終了した時点でリレーメモリ１４の内容は変化す
る。その後、サイクルエンド処理を行う。サイクロエン
ド処理とはリレーメモリ１４の内容を周辺装置４１、４
２に通知したり、逆に周辺装置４１、４２から情報を受
け取ってリレーメモリ１４に反映させたりする処理であ
る。例えば、Ｉ／Ｏ装置と上記のようなやり取りを行う
ことによって、外部からのセンサ情報を入力したり、外
部へ信号を出力したりする。通常シーケンスプログラム
の実行とは、上記のようにプログラムの１回の実行とサ
イクルエンド処理を高速に何回も繰り返している状態を
示す。
【００１１】次に、マスタ１１には入りきらないがマス
タ１１とスレーブ２１に分割して格納すれば入る大きさ
のシーケンスプログラムを、マスタ１１に転送する時の
動作について考える。転送手段としては、例えば、シー
ケンス制御装置に通常備わっているシーケンスプログラ
ムの転送やデバックに用いる通信ポートを用いたり、周
辺装置４１、４２に通信装置があればそれを用いてバス
５１経由で転送したりする。マスタ１１では、図２のフ
ローチャートでプログラムを受信する。すなわち、受信
したプログラムをプログラムメモリ１２に格納可能なら
格納し、格納不可能ならスレーブ２１の２ポートメモリ
２５に格納する。格納可能かどうかの判断は、例えば、
受信したシーケンスプログラムのブロック（プログラム
として意味のあるかたまり）サイズとプログラムメモリ
に格納済のプログラムサイズを加えて、プログラムの上
限サイズ以下なら可能とする。
タ１１とスレーブ２１に分割して格納すれば入る大きさ
のシーケンスプログラムを、マスタ１１に転送する時の
動作について考える。転送手段としては、例えば、シー
ケンス制御装置に通常備わっているシーケンスプログラ
ムの転送やデバックに用いる通信ポートを用いたり、周
辺装置４１、４２に通信装置があればそれを用いてバス
５１経由で転送したりする。マスタ１１では、図２のフ
ローチャートでプログラムを受信する。すなわち、受信
したプログラムをプログラムメモリ１２に格納可能なら
格納し、格納不可能ならスレーブ２１の２ポートメモリ
２５に格納する。格納可能かどうかの判断は、例えば、
受信したシーケンスプログラムのブロック（プログラム
として意味のあるかたまり）サイズとプログラムメモリ
に格納済のプログラムサイズを加えて、プログラムの上
限サイズ以下なら可能とする。
【００１２】スレーブ２１は、２ポートメモリ２５に書
かれたプログラムをプログラムメモリ２２に格納する。
かれたプログラムをプログラムメモリ２２に格納する。
【００１３】以上説明した通り、本実施の形態において
は、大きなプログラムを自動的に２つに分割し、それぞ
れをマスタとスレーブに格納する。
は、大きなプログラムを自動的に２つに分割し、それぞ
れをマスタとスレーブに格納する。
【００１４】次に、上記方法によって分割されたシーケ
ンスプログラムの実行について、図３のフローチャート
にしたがって説明する。
ンスプログラムの実行について、図３のフローチャート
にしたがって説明する。
【００１５】プログラムの実行を開始すると、まずマス
タ１１のみ１回実行する。その結果は、マスタ１１のリ
レーメモリ１４に反映され、その内容をスレーブ２１の
２ポートメモリ２５を経由してスレーブ２１のリレーメ
モリ２４にコピーする。次に、スレーブ２１でプログラ
ムを１回実行する。その結果は、スレーブ２１のリレー
メモリ２４に反映され、その内容をスレーブ２１の２ポ
ートメモリ２５を経由してマスタ１１のリレーメモリ１
４にコピーする。これで分割されたシーケンスプログラ
ムの実行が１回済んだことになるので、マスタ１１でサ
イクルエンド処理を行う。後はプログラムの実行を停止
するまで、この一連の処理を初めから繰り返す。
タ１１のみ１回実行する。その結果は、マスタ１１のリ
レーメモリ１４に反映され、その内容をスレーブ２１の
２ポートメモリ２５を経由してスレーブ２１のリレーメ
モリ２４にコピーする。次に、スレーブ２１でプログラ
ムを１回実行する。その結果は、スレーブ２１のリレー
メモリ２４に反映され、その内容をスレーブ２１の２ポ
ートメモリ２５を経由してマスタ１１のリレーメモリ１
４にコピーする。これで分割されたシーケンスプログラ
ムの実行が１回済んだことになるので、マスタ１１でサ
イクルエンド処理を行う。後はプログラムの実行を停止
するまで、この一連の処理を初めから繰り返す。
【００１６】図４は本発明の第２の実施の形態のシーケ
ンス制御装置を含むシステムのブロック図である。図４
を参照して本発明の第２の実施の形態について説明す
る。本実施の形態においては、図４に示すようにスレー
ブは２個のシーケンス制御装置を有している。図におい
て、３１はスレーブのシーケンス制御装置２、３２はス
レーブ３１のプログラムメモリ、３３はスレーブ３１の
プログラム実行手段、３４はスレーブ３１のリレーメモ
リ、３５はスレーブ３１の２ポートメモリで、その他は
図１の構成と同じである。マスタ１１はスレーブのシー
ケンス制御装置２１および３１、周辺装置４１、４２と
バス５１を使って通信できる。スレーブ同士もバスを使
って通信できる。また、スレーブにはスレーブ装置内に
設けられたディップスイッチなどを用いて、プログラム
転送の順序を示す番号付けの設定を行っておく。以下の
説明ではスレーブ２１を１番、スレーブ３１を２番とす
る。
ンス制御装置を含むシステムのブロック図である。図４
を参照して本発明の第２の実施の形態について説明す
る。本実施の形態においては、図４に示すようにスレー
ブは２個のシーケンス制御装置を有している。図におい
て、３１はスレーブのシーケンス制御装置２、３２はス
レーブ３１のプログラムメモリ、３３はスレーブ３１の
プログラム実行手段、３４はスレーブ３１のリレーメモ
リ、３５はスレーブ３１の２ポートメモリで、その他は
図１の構成と同じである。マスタ１１はスレーブのシー
ケンス制御装置２１および３１、周辺装置４１、４２と
バス５１を使って通信できる。スレーブ同士もバスを使
って通信できる。また、スレーブにはスレーブ装置内に
設けられたディップスイッチなどを用いて、プログラム
転送の順序を示す番号付けの設定を行っておく。以下の
説明ではスレーブ２１を１番、スレーブ３１を２番とす
る。
【００１７】今、マスタ１１とスレーブ２１には入りき
れないが、マスタ１１とスレーブ２１とスレーブ３１に
分けて格納すれば入る大きさのシーケンスプログラム
を、マスタ１１に転送する時の動作を考える。転送手段
としては、例えば、シーケンス制御装置に通常備わって
いるシーケンスプログラムの転送やデバッグに用いる通
信ポートを用いたり、周辺装置４１、４２に通信装置が
あればそれを用いてバス５１経由で転送したりする。マ
スタ１１では、図２と同様のフローチャートでプログラ
ムを受信する。すなわち、受信したプログラムをプログ
ラムメモリ１２に格納可能なら格納し、格納不可能なら
１番のスレーブ２１の２ポートメモリに格納する。格納
可能かどうかの判断は、例えば、受信したシーケンスプ
ログラムのブロック（プログラムとして意味のあるかた
まり）サイズとプログラムメモリに格納済みのプログラ
ムサイズを加えて、プログラムの上限サイズ以下なら可
能とする。
れないが、マスタ１１とスレーブ２１とスレーブ３１に
分けて格納すれば入る大きさのシーケンスプログラム
を、マスタ１１に転送する時の動作を考える。転送手段
としては、例えば、シーケンス制御装置に通常備わって
いるシーケンスプログラムの転送やデバッグに用いる通
信ポートを用いたり、周辺装置４１、４２に通信装置が
あればそれを用いてバス５１経由で転送したりする。マ
スタ１１では、図２と同様のフローチャートでプログラ
ムを受信する。すなわち、受信したプログラムをプログ
ラムメモリ１２に格納可能なら格納し、格納不可能なら
１番のスレーブ２１の２ポートメモリに格納する。格納
可能かどうかの判断は、例えば、受信したシーケンスプ
ログラムのブロック（プログラムとして意味のあるかた
まり）サイズとプログラムメモリに格納済みのプログラ
ムサイズを加えて、プログラムの上限サイズ以下なら可
能とする。
【００１８】１番のスレーブ２１は、２ポートメモリ２
５に書かれたプログラムをプログラムメモリ２２に格納
可能なら格納し、格納不可能なら２番のスレーブ３１の
２ポートメモリ３５に格納する。
５に書かれたプログラムをプログラムメモリ２２に格納
可能なら格納し、格納不可能なら２番のスレーブ３１の
２ポートメモリ３５に格納する。
【００１９】２番のスレーブ３１は、２ポートメモリに
書かれたプログラムをプログラムメモリ３２に格納す
る。
書かれたプログラムをプログラムメモリ３２に格納す
る。
【００２０】以上に説明した動作で大きなプログラムを
自動的に３つに分割し、それぞれをマスタと２つのスレ
ーブに格納する。
自動的に３つに分割し、それぞれをマスタと２つのスレ
ーブに格納する。
【００２１】次に上記によって分割されたシーケンスプ
ログラムの実行について説明する。
ログラムの実行について説明する。
【００２２】プログラムの実行を開始すると、まずマス
タ１１のみ１回実行する。その結果は、マスタ１１のリ
レーメモリ１４に反映されるので、その内容を１番のス
レーブ２１の２ポートメモリ２５を経由してスレーブ２
１のリレーメモリ２４にコピーする。次に、スレーブ２
１でプログラムを１回実行する。その結果は、スレーブ
２１のリレーメモリ２４に反映され、その内容を２番の
スレーブ３１の２ポートメモリ３５を経由してスレーブ
３１のリレーメモリ３４にコピーする。次に、スレーブ
３１でプログラムを１回実行する。その結果は、スレー
ブ３１のリレーメモリ３４に反映され、その内容を２番
のスレーブ３１の２ポートメモリ３５を経由してマスタ
１１のリレーメモリ１４にコピーする。これで分割され
たシーケンスプログラムの実行が１回済んだことになる
ので、マスタ１１でサイクルエンド処理を行う。後はプ
ログラムの実行を停止するまで、この一連の処理を初め
から繰り返す。
タ１１のみ１回実行する。その結果は、マスタ１１のリ
レーメモリ１４に反映されるので、その内容を１番のス
レーブ２１の２ポートメモリ２５を経由してスレーブ２
１のリレーメモリ２４にコピーする。次に、スレーブ２
１でプログラムを１回実行する。その結果は、スレーブ
２１のリレーメモリ２４に反映され、その内容を２番の
スレーブ３１の２ポートメモリ３５を経由してスレーブ
３１のリレーメモリ３４にコピーする。次に、スレーブ
３１でプログラムを１回実行する。その結果は、スレー
ブ３１のリレーメモリ３４に反映され、その内容を２番
のスレーブ３１の２ポートメモリ３５を経由してマスタ
１１のリレーメモリ１４にコピーする。これで分割され
たシーケンスプログラムの実行が１回済んだことになる
ので、マスタ１１でサイクルエンド処理を行う。後はプ
ログラムの実行を停止するまで、この一連の処理を初め
から繰り返す。
【００２３】上記した本発明の第２実施の形態では、ス
レーブのシーケンス制御装置の個数を２としたが、これ
に限定されるものではなく、スレーブのシーケンス制御
装置がＮ個の場合は、１個目からＮ−１個目までのスレ
ーブが上記説明の１番のスレーブと同様な処理を行うこ
とによってＮ個の場合であっても実現可能である。
レーブのシーケンス制御装置の個数を２としたが、これ
に限定されるものではなく、スレーブのシーケンス制御
装置がＮ個の場合は、１個目からＮ−１個目までのスレ
ーブが上記説明の１番のスレーブと同様な処理を行うこ
とによってＮ個の場合であっても実現可能である。
【００２４】
【発明の効果】以上のように本発明によれば、一つのシ
ーケンス制御装置に格納できない大きなサイズのシーケ
ンスプログラムを複数に分割したり、それらのシーケン
スプログラム間の通信インターフェイスを決めたりする
のに人手による煩雑な作業を不要にし、かつ、その大き
なサイズのシーケンスプログラムをシーケンス制御装置
に実行させることが可能になる。
ーケンス制御装置に格納できない大きなサイズのシーケ
ンスプログラムを複数に分割したり、それらのシーケン
スプログラム間の通信インターフェイスを決めたりする
のに人手による煩雑な作業を不要にし、かつ、その大き
なサイズのシーケンスプログラムをシーケンス制御装置
に実行させることが可能になる。
【図１】本発明の第１の実施の形態のシーケンス制御装
置のブロック図を含むシステムのブロック図
置のブロック図を含むシステムのブロック図
【図２】マスタのシーケンス制御装置のシーケンスプロ
グラム受信処理
グラム受信処理
【図３】シーケンスプログラムの実行処理
【図４】本発明の最２の実施の形態のシーケンス制御装
置のブロック図を含むシステムのブロック図
置のブロック図を含むシステムのブロック図
１１ マスタのシーケンス制御装置 １２ マスタのプログラムメモリ １３ マスタのプログラム実行手段 １４ マスタのリレーメモリ ２１ スレーブのシーケンス制御装置１ ２２ スレーブのプログラムメモリ ２３ スレーブのプログラム実行手段 ２４ スレーブのリレーメモリ ２５ スレーブの２ポートメモリ ３１ スレーブのシーケンス制御装置２ ３２ スレーブのプログラムメモリ ３３ スレーブのプログラム実行手段 ３４ スレーブのリレーメモリ ３５ スレーブの２ポートメモリ ４１ 周辺装置１ ４２ 周辺装置２ ５１ バス
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B076 BA04 BB02 5H220 BB12 CC06 CC10 CX02 CX04 EE08 FF03 HH08 JJ13 JJ26 JJ29 KK02 KK08
Claims (2)
- 【請求項１】 外部から転送されるシーケンスプログラ
ムを格納するプログラムメモリと、シーケンスプログラ
ムを実行するプログラム実行手段と、シーケンスプログ
ラムの実行結果を格納するリレーメモリをそれぞれ備え
たマスタとスレーブの二種のシーケンス制御装置から構
成されるシーケンス制御装置におけるシーケンスプログ
ラム格納方法であって、マスタのシーケンス制御装置が
外部からのシーケンスプログラムを受信時に、マスタの
プログラムメモリに格納できる部分をマスタのプログラ
ムメモリに格納し、それを超える部分をスレーブのシー
ケンス制御装置に転送して、スレーブのプログラムメモ
リに格納することによって、一つのシーケンス制御装置
に格納できない大きさのシーケンスプログラムを自動的
に分割し、 シーケンスプログラムの実行時に、マスタのシーケンス
制御装置でシーケンスプログラムを１回実行し、マスタ
のリレーメモリをスレーブのシーケンス制御装置のリレ
ーメモリに転送し、次に、スレーブのシーケンスプログ
ラムを１回実行し、スレーブのリレーメモリをマスタの
リレーメモリに転送することによって、全体のシーケン
スプログラムを１回実行することを特徴とするシーケン
ス制御装置におけるシーケンスプログラム格納方法。 - 【請求項２】 スレーブは複数のシーケンス制御装置を
備え、マスタのシーケンス制御装置が外部からのシーケ
ンスプログラムを受信時に、マスタのプログラムメモリ
に格納できない部分を予め決められた特定のスレーブの
シーケンス制御装置に転送し、転送されたスレーブは自
らのプログラムメモリに格納できる部分を自らのプログ
ラムメモリに格納し、それを超える部分を予め決められ
た別のスレーブのシーケンス制御装置に転送する動作を
繰り返すことによって、一つのシーケンス制御装置に格
納できない大きさのシーケンスプログラムを自動的に分
割し、 シーケンスプログラムの実行時に、マスタのシーケンス
制御装置でシーケンスプログラムを１回実行し、マスタ
のリレーメモリを予め決められた特定のスレーブのシー
ケンス制御装置のリレーメモリに転送し、スレーブのシ
ーケンスプログラムを１回実行し、次に、リレーメモリ
を予め決められた別のスレーブのリレーメモリに転送す
る動作を繰り返し、最後のスレーブがシーケンスプログ
ラムを１回実行した後、リレーメモリをマスタのリレー
メモリに転送することによって、全体のシーケンスプロ
グラムを１回実行することを特徴とする請求項１記載の
シーケンス制御装置におけるシーケンスプログラム格納
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096132A JP2002297209A (ja) | 2001-03-29 | 2001-03-29 | シーケンス制御装置におけるシーケンスプログラム格納方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096132A JP2002297209A (ja) | 2001-03-29 | 2001-03-29 | シーケンス制御装置におけるシーケンスプログラム格納方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002297209A true JP2002297209A (ja) | 2002-10-11 |
Family
ID=18950084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001096132A Pending JP2002297209A (ja) | 2001-03-29 | 2001-03-29 | シーケンス制御装置におけるシーケンスプログラム格納方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002297209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012524355A (ja) * | 2009-04-20 | 2012-10-11 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 安全コントローラおよび自動化設備を制御する方法 |
| JP2015501025A (ja) * | 2011-10-05 | 2015-01-08 | オプテオン コーポレーション | 動的環境を監視及び／又は制御するための方法、装置、及びシステム |
-
2001
- 2001-03-29 JP JP2001096132A patent/JP2002297209A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012524355A (ja) * | 2009-04-20 | 2012-10-11 | ピルツ ゲーエムベーハー アンド コー．カーゲー | 安全コントローラおよび自動化設備を制御する方法 |
| US9128480B2 (en) | 2009-04-20 | 2015-09-08 | Pilz Gmbh & Co. Kg | Safety controller and method for controlling an automated installation |
| JP2015501025A (ja) * | 2011-10-05 | 2015-01-08 | オプテオン コーポレーション | 動的環境を監視及び／又は制御するための方法、装置、及びシステム |
| US9459607B2 (en) | 2011-10-05 | 2016-10-04 | Opteon Corporation | Methods, apparatus, and systems for monitoring and/or controlling dynamic environments |
| US9494926B2 (en) | 2011-10-05 | 2016-11-15 | Opteon Corporation | Methods and apparatus employing an action engine for monitoring and/or controlling dynamic environments |
| US10101720B2 (en) | 2011-10-05 | 2018-10-16 | Opteon Corporation | Methods, apparatus, and systems for monitoring and/or controlling dynamic environments |
| CN109634198A (zh) * | 2011-10-05 | 2019-04-16 | 奥普唐公司 | 用于监视和/或生成动态环境的方法、装置和系统 |
| US10983493B2 (en) | 2011-10-05 | 2021-04-20 | Opteon Corporation | Methods, apparatus, and systems for monitoring and/or controlling dynamic environments |
| CN109634198B (zh) * | 2011-10-05 | 2021-06-22 | 奥普唐公司 | 用于监视和/或生成动态环境的方法、装置和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101704751B1 (ko) | 모듈 간의 타이밍 정보를 이용하는 멀티코어 시스템의 시뮬레이터, 및 그 시뮬레이션 방법 | |
| CN111767995A (zh) | 运算方法、装置及相关产品 | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
| JP3348177B2 (ja) | プログラマブルコントローラ | |
| JP2004213666A (ja) | Ｄｍａモジュールとその操作方法 | |
| JPS6232483B2 (ja) | ||
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP3260515B2 (ja) | 複数ポート記憶装置のインタフェース回路 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPS63311403A (ja) | Ｐｃの入出力信号処理方式 | |
| JPH045748A (ja) | 情報処理装置 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH04195203A (ja) | プログラマブルコントローラシステム | |
| JPH1029477A (ja) | 電子制御装置及びその制御方法 | |
| JPH10289196A (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPH0139122B2 (ja) | ||
| JPS62262104A (ja) | プログラマブルコントロ−ラの並列運転制御方式 | |
| JPS62249256A (ja) | デ−タ転送制御処理方式 | |
| JPH0139123B2 (ja) | ||
| JPH01125150A (ja) | 回線通信制御方式 |