JPH0139122B2 - - Google Patents

Info

Publication number
JPH0139122B2
JPH0139122B2 JP56106009A JP10600981A JPH0139122B2 JP H0139122 B2 JPH0139122 B2 JP H0139122B2 JP 56106009 A JP56106009 A JP 56106009A JP 10600981 A JP10600981 A JP 10600981A JP H0139122 B2 JPH0139122 B2 JP H0139122B2
Authority
JP
Japan
Prior art keywords
machine
input
output
plc
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56106009A
Other languages
English (en)
Other versions
JPS588305A (ja
Inventor
Toshimi Matsura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP56106009A priority Critical patent/JPS588305A/ja
Publication of JPS588305A publication Critical patent/JPS588305A/ja
Publication of JPH0139122B2 publication Critical patent/JPH0139122B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1159Image table, memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13085Plc controls several machines in sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 この発明は、プログラム分散・直列実行式のプ
ログラマブル・ロジツク・コントローラシステム
に関する。
プログラマブル・ロジツク・コントローラ(以
下PLCと言う)を使用してシーケンス制御を行
なう場合、応答速度等PLCの能力から、取扱え
る入力点数および出力点数は、一定量以下に制限
されることは周知の通りである。
他方、一般のシーケンス制御システムの中に
は、通常PLCが備える量の入出力点数よりも多
くの入出力点数を必要とするものも、ときには存
在する。このような大規模なシステムに対して
は、まず第1にはPLC自体の能力の高い大型
PLCを用意することが考えられる。ところが、
大型PLCは一般に市場性がなく、故に量産効果
が発揮されず、システムコストが上がつてしま
う。
更にこのように一台のPLCによつて大量の入
出力点数を取り扱おうとすると、そのPLCが故
障した場合には全ての制御が同時に不能となつて
しまい、危検を分散させる上にも好ましくないと
言う問題がある。
第2の方策としては、中型乃至は小型のPLC
を複数台並列に動作させ、全体として大規模なシ
ステムを制御することが考えられ、実施されてい
る。
ところが、複数台のPLCを並列動作させる従
来のものにあつては、各PLCを関連づけるべく、
あるコントローラの特定入出力の状態を、他のコ
ントローラに伝える場合には、上記あるコントロ
ーラはそのプログラムにより、上記特定入出力の
状態を自己の外部出力端子に印加し、他方上記他
のコントローラは、上記外部出力端子とワイヤ結
線されている自己の外部出力端子より該当信号を
取り込む構成を採用している。すなわち、本来外
部機器の制御用に設けられる外部入力および出力
端子を、入出力データの授受用に流用しているの
である。
従つて、互いの「関連付」のために相当数の外
部入出力端子を使つてしまい、実際に使用できる
外部入出力端子が少なくなり、コントローラの台
数を増加する割には、システム規模の拡張性が向
上しない。また、複雑な「関連付」を行なうと、
上記入出力間の配線が複雑となり、配線チエツク
等が非常に面倒な作業となる他、「関連付」の変
更も容易ではない。
そこで、本出願人は、先に上述した特定入出力
の状態を他のコントローラに伝える手段として、
専用のデータ入出力バスライン(以下これをリン
クバスと言う)を用い、かつPLCには、前記リ
ンクバスに対する接続手段を備えたPLCを提案
している。このPLCによれば、他のPLCに対し
て入出力データを転送するに際して、外部入出力
端子を使用することが不要となり、システムの拡
張性が一段と向上する。
本発明の基本的な目的とするところは、上述し
たリンクバスを備えるPLCにおけるプログラム
実行速度を増加させ、かつ所謂レーシングの問題
を解決することにある。すなわち、この種のリン
クバスを備えたPLCにおける最大の利点は、自
機の入出力メモリの内容ばかりでなく、他機の入
出力メモリの内容をも参照して、ユーザプログラ
ムを実行させることができると言う点にある。具
体的には、自機と他機との間において、互いの入
出力データを参照してインターロツク回路を構成
することができるということである。
しかしながら、このように自機と他機との間に
おいて、インターロツク回路を構成した場合にお
いては、ユーザプログラムの中に他機の入出力メ
モリの内容を参照すべき命令が存在するたびに、
リンクバスを介して他機の入出力メモリをアクセ
スする必要が生ずる。従つて、ユーザプログラム
の中に、他機の入出力メモリの内容を参照すべき
命令の数が増加すると、自機の入出力メモリの内
容だけを参照してプログラムを実行する場合に比
べて、他機の入出力メモリをアクセスするための
遅延時間等のために、大幅な処理時間の増大を招
くという問題がある。
そこで、本出願人は先に、各PLCの入出力メ
モリの容量を増大させ、自機の入出力回路に対応
する容量に加えて、他機の入出力回路に対応する
容量までをも備え、ユーザプログラムの実行に先
だつて、他機入出力メモリの内容を自機の入出力
メモリの他機用の記憶エリアに取り込み、これに
よりユーザプログラムの実行に際して、他機の入
出力データを参照すべき命令が呼び出されるたび
に、その都度他機の入出力メモリをアクセスする
ことを不要とし、プログラム処理速度を高速化し
たPLCを提供している。
このPLCによれば、ユーザプログラムの中に、
他機の入出力メモリを参照すべき命令が存在する
たびに、その都度他機の入出力メモリをアクセス
する必要はなくなるが、その反面、一命令実行サ
イクル内においては、各機器の入出力メモリの内
容はそれぞれ独立に変化するため、例えば自機の
出力リレーの補助接点を、他機の出力リレーの通
電路に直列介挿し、かつ他機の出力リレーのB接
点を、前記自機の出力リレーの通電路に直列介挿
して、前記両出力リレーが必ず交互にオンまたは
オフするようなインターロツク回路を構成したよ
うな場合においては、自機の出力リレーが動作し
そのB接点がオフしても、その状態は一命令実行
サイクルが終了しないと、他機の入出力メモリに
伝わらないため、本来交互にオンオフすべき各出
力リレーは、同時にオンまたはオフしてしまうと
いう所謂レーシングの問題が生ずる。すなわち、
自機の入出力メモリ内に、自機の入出力回路に対
応する自機エリアに加えて、他機の入出力回路に
対応する他機エリアを備え、各ユーザプログラム
の実行サイクルに先だつて、他機の入出力メモリ
の内容を全て自機の入出力メモリ内の他機エリア
に取り込むことによつて、ユーザプログラムの実
行中に、他機の入出力メモリを参照すべき命令が
読出されるたびに、その都度他機の入出力メモリ
をアクセスすることを不要とした御陰で、他機の
入出力メモリをアクセスする遅延時間に起因する
プログラム実行速度の遅れは解消できるが、その
反面、命令実行中に他機の入出力メモリを参照す
べき命令が読出されるたびにその都度他機の入出
力メモリをアクセスすれば問題とならなかつた欠
点、つまり他機の入出力メモリ内の変化が少くと
も一命令実行サイクル遅れて、自機の入出力メモ
リの他機エリアに伝わり、これが原因でレーシン
グが発生するという問題が生ずる。
この発明は上記の問題を解決するためになされ
たもので、その目的とするところはこの種複数台
のPLCを同時に動作させてなるPLCシステムに
おいて、各号機間において入出力データの転送を
外部入出力端子を使用せずに行なうことを可能と
し、かつ自号機において他機の入出力データを参
照するに際して、その都度他機の入出力メモリを
アクセスすることを不要とし、更に複数号機間に
おいてインターロツク回路を構成したような場合
においても、レーシングの発生を防止することが
できるとともに、稼動中におけるシステムの信頼
性を著しく向上させることができるようにしたプ
ログラム分散・直列実行式プログラマブル・ロジ
ツク・コントローラシステムを提供することにあ
る。
すなわち、この発明に係わるプログラム分散・
直列実行式プログラマブル・ロジツク・コントロ
ーラシステムは、リンクバスを介して、互いに入
出力メモリの内容を交換可能に接続された複数機
のPLCで構成されるPLCシステムであつて; 各PLCには、当該PLCの機番順位を設定する
ための機番設定手段と; ユーザプログラムが格納されるユーザプログラ
ムメモリと; 外部入力信号が与えられる入力回路と; 外部出力信号を送出する出力回路と; 自機の入出力回路に対応する自機エリアに加え
て、他機の入出力回路に対応する他機エリアとを
備えた入出力メモリと; 前記機番設定手段によつて、当該PLCの機番
順位が最上位に設定された場合には、ユーザプロ
グラムの実行に先立つて、他機と同期して、自機
の入出力メモリの他機エリアに、各地機から転送
されてくる当該他機用の入出力データを書込み、
かつ当該PLCの機番順位が最上位以外に設定さ
れた場合には、ユーザプログラムの実行に先立つ
て、他機と同期して、自機の入出力メモリの自機
エリアの入出力データを、最上位に設定された
PLCへと転送する入力転送手段と; 機番順位において1つの上位のPLCから転送
されてくる当該PLCの入出力メモリの全入出力
データを、自機の入出力メモリに書込むととも
に、この入出力データを参照して、自機のユーザ
プログラムを実行し、その実行結果で自機の入出
力メモリの内容を書替え、更にその書替えられた
入出力メモリの内容を、機番順位において1つ下
位のPLCへ転送するプログラム実行手段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、入出力リフ
レツシユに先立つて当該PLCのユーザプログラ
ムの実行により書替えられた各他機用の出力エリ
アの内容を、それぞれ対応する他機のPLCに転
送し、かつ前記機番設定手段によつて、当該機番
順位が最下位以外に設定された場合には、入出力
リフレツシユに先立つて、最下位のPLCから転
送されてくる自機用の出力データを、自機の入出
力メモリの自機用出力エリアに書込む出力転送手
段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、当該PLC
のユーザプログラムの実行により書替えられた自
機の入出力メモリの自機用出力エリアの内容を、
自機の出力回路に転送するとともに、自機の入力
回路からの入力データを自機の入出力メモリの自
機用エリアに書込み、かつ前記機番設定手段によ
つて、当該PLCの機番順位が最下位に設定され
た場合には、前記出力転送手段により書替えられ
た自機の入出力メモリの自機用出力エリアの内容
を、自機の出力回路に転送するとともに、自機の
入力回路からの入力データを自機の入出力メモリ
の入力エリアに書込む入出力リフレツシユ手段
と; ユーザプログラムの実行終了後であつて、入出
力リフレツシユ動作前の空き時間を利用して、当
該PLCの基本動作以外の補助動作を実行する補
助動作実行手段を設けたことを特徴とするもので
ある。
以下に、この発明の好適な一実施例を添付図面
に従つて詳細に説明する。
第1図は、本発明システムの電気的な構成を示
すブロツク図である。同図に示す如く、この実施
例に示される本発明PLCシステムは、3台の
PLC#1,#2,#3によつて構成されている。
これら3台のPLCは、リンクバス1およびリン
クバス接続ユニツト2を介して、互いに入出力デ
ータの転送が可能なように接続されている。各
PLCは、ユーザプログラムが格納されるユーザ
プログラムメモリ3と、外部入力信号が与えられ
る入力ユニツト4と、外部出力信号を送出する出
力ユニツト5と、上記入力ユニツトおよび出力ユ
ニツトの容量より充分大きな容量を有する入出力
メモリ6と、上記ユーザプログラムメモリ3の命
令を順次高速に実行し、上記入出力メモリ6のデ
ータに基づいて論理演算を行なうと共に、その演
算結果を上記入出力メモリ6に書込む命令実行手
段と、上記入力ユニツト4の入力データを上記入
出力メモリ6の所定エリアに書込むとともに、上
記入出力メモリ6の所定エリアの出力データを上
記出力ユニツト5に伝送する入出力更進手段とに
よつて構成されている。そして、この例では上記
命令実行手段および入出力更進手段はマイクロプ
ロセツサ及びROMを中心として構成されたCPU
7によつて構成されている。
スイツチインターフエス8を介して接続された
機番設定スイツチ9は、各号機の機番順位を設定
するためのもので、この機番設定スイツチ9から
入力される信号は、CPU7を介してワーキング
メモリ10内に書込まれる。すなわち、第2図に
示す如くワーキングメモリ内には、自号機レジス
タおよび他機状態レジスタが設けられており、各
号機の機番設定スイツチ9の出力は、自号機レジ
スタに記憶され、また他機状態レジスタ内には他
機の機番が順次格納されることになる。
次に、第4図A,Bは本発明システムの動作を
規定するシステムプログラムの構成を示すフロー
チヤートである。なお、同フローチヤートは、3
台のPLCの動作を同時に並列的に示すものであ
り、これらのシステムプログラムは、各PLCの
CPU内にROM内の固定情報として記憶されてい
る。
まず、#1,#2および#3号機において、そ
れぞれ電源を投入すると、所定のイニシヤライズ
処理が行なわれる。このイニシヤライズ処理にお
いては、第3図に示す如くまず、各号機の機番設
定スイツチの出力データの内容が、それぞれの自
号機レジスタ内へと取込まれ記憶される。次い
で、#1号機の他機状態レジスタには、#2号機
および#3号機の自号機レジスタの内容が順次格
納され記憶される。次いで、この#1号機の他機
状態レジスタの内容は、順次#2および#3号機
の他機状態レジスタへと転送される。この結果、
イニシヤライズ処理が終了すると、#1,#2お
よび#3号機の各他機状態レジスタの内容は互い
に同一内容となる。
次いで、第4図においてステツプ1A,1Bお
よび1Cが実行され、それぞれのPLCにおいて、
入力リフレツシユ動作が行なわれる。この入力リ
フレツシユ動作によつて、各号機の入出力メモリ
の内容は、当該号機のエリアについてだけ、各入
力ユニツト4に供給されている入力信号の内容で
書替えられる。ここで、第1図に示す如く、各入
出力メモリ内には自号機分の入出力エリアの他
に、他号機分の入出力エリアをも備えている訳で
ある。そして、この入力リフレツシユ動作におい
ては、自号機分の入出力エリアの内容だけを当該
入力ユニツトに供給されている入力信号の内容で
書替える訳である。
次いで、第4図において、ステツプ2A,2B
および2Cが実行されると、前記入力リフレツシ
ユ動作によつて取り込まれた各号機の入力データ
は、それぞれ#1号機の入出力メモリの該当する
エリアへと転送される。すなわち、#2号機の入
出力メモリ6内の、#2号機用のエリアに記憶さ
れた入力データは、#1号機の入出力メモリ6内
の、#2号機用の入出力エリアへと転送され、ま
た#3号機のメモリ6内の#3号機用の入出力メ
モリの内容は、#1号機用の入出力メモリ6内の
#3号機用のエリアへとそれぞれ転送されるので
ある。
次いで、#1号機においてはステツプ3Aが実
行され、信号ラインBUSY#1の内容は“1”
にセツトされる。このようにして、信号ライン
BUSY#1の内容が、“1”になると、#2およ
び#3号機においては、この信号ラインBUSY
#1の内容に基づいて、#1号機がユーザプログ
ラムを実行中であることを検知することができ
る。次いで、#1号機においては、ステツプ4A
が実行されて、前記他機より転送された入力デー
タに基づいて、ユーザプログラムの実行が行なわ
れる。ユーザプログラムの実行が終了するとステ
ツプ5Aが実行され、前述した信号ライン
BUSY#1の内容は“0”になる。この信号ラ
インBUSY#1が“0”となつたことに基づい
て、#2および#3号機においては、#1号機に
おけるユーザプログラムの実行が終了したことを
検知することができる。次いで、ステツプ6Aが
実行されると、#1号機内においては、ワーキン
グメモリ内の他機状態レジスタの内容に基づい
て、次号機を検索し、その次号機に対して、ユー
ザプログラムの実行の結果、書替えられた入出力
データの内容を転送する。
一方、このようにして#1号機から#2号機へ
と入出力データの転送が行なわれるまでの間、
#2号機においては、ユーザプログラムの実行を
する必要がない。そこで、#2号機においては、
その空き時間において、ステツプ3Bを実行し、
#3号機が実行中であるかを判定して、その判定
結果がNOの場合には、#3号機との間において
ステツプ4B,5B,6Bを順次実行し、#3号
機との間においてリンクバス1のチエツクおよび
メモリチエツク、更にはI/Oバスチエツクを行
なう。
ここで、リンクバスチエツクとは、例えばユー
ザプログラムを実行していないPLC間において、
チエツクデータを授受し、これを照合チエツクす
ることにより素子破壊、短絡、断線の有無等をチ
エツクするものである。
また、メモリチエツクとは、ユーザプログラム
を実行しないPLCは、ユーザプログラムを順次
読出し、メモリサムチエツクを行ない、メモリデ
ータの書替わりがないかのチエツクを行なうもの
である。
また、I/Oバスチエツクとは、PLC内の
CPU7と入出力回路間のバスについて、I/O
ラツク内に収納した主としてデータラツチから構
成される模擬I/Oユニツト間とCPU間で、デ
ータを授受し、照合チエツクすることより、素子
破壊、短絡、断線の有無をチエツクするものであ
る。
同様にして、#3号機においても、ステツプ3
Cを実行することにより、#2号機がユーザプロ
グラムを実行中である否かを判定し、その判定結
果がNOの場合には、ステツプ4C,5C,6C
を順次実行し、リンクバスチエツク・メモリおよ
びI/Oバスチエツクを同様に行なうものであ
る。
また、#2および#3号機において前述したチ
エツクを行なうのと同時に、当該時点においてプ
ログラムコンソールからのモニタ要求があるかど
うかを判定する。そして、ステツプ7B、ステツ
プ7Cの判定結果がYESの場合にはプログラム
コンソール処理を実行する。なお、このプログラ
ムコンソール処理については、この種PLCにお
いて周知のように、ユーザプログラムの実行状態
をモニタしたりするもので、その他入出力の状態
等の判定をも行なう。
次いで、#2および#3号機においては、ステ
ツプ9B,9Cを実行し信号ラインBUSY#1
の状態が“1”であるかどうかを判定し、その判
定結果が“0”となるまでその状態で待機する。
すなわち、前述の如く#1号機においてユーザプ
ログラムが実行している間、ステツプ9B,9C
の実行結果は常にYESとなり、待機状態が続く
ことになる。
そして、#1号機においてユーザプログラムの
実行が終了すると、#2および#3号機において
は、それぞれステツプ9B,9Cの実行結果が
NOとなり、#2号機においては、ステツプ10
Bが実行されて、#1号機から転送されてくる全
入出力データの受け取り処理が行なわれる。次い
で、#1号機からの入出力データの受け取りが終
了すると、ステツプ11Bが実行されて、信号ラ
インBUSY#2の内容は“1”にセツトされ、
続いて受け取つた入出力データの内容に基づいて
ユーザプログラムの実行が行なわれる。ユーザプ
ログラムの実行が終了すると、ステツプ13Bが
実行されて、信号ラインBUSY#2の内容は再
び“0”にリセツトされる。次いで、#2号機に
おいては、ユーザプログラムの実行により書替え
られた入出力データを、ワーキングメモリ内に設
けられた他機状態レジスタを参照して次号機すな
わち#3号機へと転送する。
他方、#2号機において、ユーザプログラムの
実行が行われている間、#1および#3号機にお
いては、ユーザプログラムを実行する必要がな
い。そこで、その間の空き時間を利用して#1お
よび#3号機においては、前述したリンクバスチ
エツク、メモリチエツク、I/Oバスチエツクお
よびプロコン処理が同様にして実行される訳であ
る。
次いで、前述したように#2号機において、ユ
ーザプログラムの実行が終了すると、ユーザプロ
グラムの実行により書替えられた入出力データ
は、#3号機へと転送される。他方、#3号機に
おいては、#2号機から転送されてくる入出力デ
ータを受け取り、その入出力データの内容に基づ
いてユーザプログラムを実行し、その実行期間に
限り信号ラインBUSY#3の内容を、“1”にセ
ツトする。
このようにして、このPLCシステムにおいて
は、機番順位に従つて1台づつユーザプログラム
の実行を行ない、他方何れかのPLCがユーザプ
ログラムを実行している間には、他のPLCはそ
の間の空き時間を利用して、リンクバスチエツ
ク、メモリチエツク、I/Oバスチエツクおよび
プロコンのモニタ処理などを実行する。
次いで、#1,#2および#3号機においてそ
れれぞれユーザプログラムの実行が終了すると、
#3号機においてはステツプ20Cが実行され、
ユーザプログラムの実行により書替えられた入出
力データの内容は、#1および#2号機へと順次
転送される。他方、#1および#2機において
は、#3号機から送られてくる入出力データによ
つて、当該入出力メモリの該当する入出力エリア
の内容を書替える。
このように、#1,#2および#3号機におい
て、ステツプ18A,22Bおよび20Cが終了
すると、それぞれの入出力メモリの内容は完全に
一致する。次いで、出力リフレツシユ動作が各号
機において行なわれ、各入出力メモリ内の出力エ
リアの内容は、各号機の出力ユニツト5へと転送
されるわけである。
かくして、この実施例に示されるPLCシステ
ムによれば、機番順位に従つて1台づつユーザプ
ログラムの実行を行ない、しかもその実行に際し
ては、機番順位において1つ手前の号機からの入
出力データの転送を待つてユーザプログラムの実
行を行なうようにしているため、各号機は常に最
新の入出力データに基づいてユーザプログラムを
実行することとなり、機番順位において最終機番
に係わるPLCには、常に最新の入出力データが
得られることになる。また、この最終機番に係わ
るPLCは、出力リフレツシユに先だつて、その
出力データを全ての他機へと転送するように構成
しているため、出力リフレツシユによつて各号機
の出力ユニツト5へと転送されるデータは、常に
システム全体として最新の出力データとなるた
め、従来のこの種PLCシステムにおいて問題と
なつたレーシングの発生を確実に防止することが
できる。
更に、この実施例に示されるPLCシステムに
よつては、各機のユーザプログラムを時間をずら
せて1台づつ実行しつつも、各号機においてはそ
の空き時間を利用して、リンクバスチエツク、メ
モリチエツク、I/Oバスチエツクおよびプロコ
ン処理等のシステムサービスや点検を行なうた
め、システム全体の信頼性が著しく向上すること
になる。
以上の実施例の説明でも明らかなように、この
発明に係わるプログラム分散・直列実行式プログ
ラマブル・ロジツク・コントローラは、リンクバ
スを介して、互いに入出力メモリの内容を交換可
能に接続された複数機PLCで構成されるPLCシ
ステムであつて; 各PLCには、当該PLCの機番順位を設定する
ための機番設定手段と; ユーザプログラムが格納されるユーザプログラ
ムメモリと; 外部入力信号が与えられる入力回路と; 外部出力信号を送出する出力回路と; 自機の入出力回路に対応する自機エリアに加え
て、他機の入出力回路に対応する他機エリアとを
備えた入出力メモリと; 前記機番手段によつて、当該PLCの機番順位
が最上位に設定された場合には、ユーザプログラ
ムの実行に先立つて、他機と同期して自機の入出
力メモリの他機エリアに、各他機から転送されて
くる当該他機用の入出力データを書込み、かつ当
該PLCの機番順位が最上位外に設定された場合
には、ユーザプログラムの実行に先立つて、他機
と同期して、自機の入出力メモリの自機エリアの
入出力データを、最上位に設定されたPLCへと
転送する入力手段と; 機番順位において1つ上位のPLCから転送さ
れてくる当該PLCの入出力メモリの全入出力デ
ータを、自機の入出力メモリに書込むとともに、
この入出力データを、自機の入出力メモリに書込
むとともに、この入出力データを参照して、自機
のユーザプログラムを実行し、その実行結果で自
機の入出力メモリの内容を書替え、更にその書替
えられた入出力メモリの内容を、機番順位におい
て1つの下位のPLCへ転送するプログラム実行
手段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、入出力リフ
レツシユに先立つて当該PLCのユーザプログラ
ムの実行により書替えられた各他機用の出力エリ
アの内容を、それぞれ対応する他機のPLCに転
送し、かつ前記機番設定手段によつて、当該機番
順位が最下位以外に設定された場合には、入出力
リフレツシユに先立つて、最下位のPLCから転
送されてくる自機用の出力データを、自機の入出
力メモリの自機用出力エリアに書込む出力転送手
段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、当該PLC
のユーザプログラムの実行により書替えられた自
機の入出力メモリの自機用出力エリアの内容を、
自機の出力回路に転送するとともに、自機の入力
回路からの入力データを自機の入出力メモリの自
機用エリアに書込み、かつ前記機番設定手段によ
つて、当該PLCの機番順位が最下位以外に設定
された場合には、前記出力転送手段により書替え
られた自機の入出力メモリの自機用出力エリアの
内容を、自機の出力回路に転送するとともに、自
機の入力回路からの入力データを自機の入出力メ
モリの入力エリアに書込む入出力リフレツシユ手
段と; ユーザプログラムの実行終了後であつて、入出
力リフレツシユ動作前の空き時間を利用して、当
該PLCの基本動作以外の補助動作を実行する補
助動作実行手段を設けたことを特徴とするもので
あるから、従来のこの種PLCシステムにおける
ように、互いのPLCにおいて入出力データを転
送するに際して、外部入出力端子を使用すること
が不要となつて、システムの拡張性が向上すると
ともに、ユーザプログラム内に他機の入出力メモ
リの内容を参照すべき命令が読み出される度に、
その都度他機の入出力メモリをアクセスすること
も不要となつて、プログラム実行速度が向上し、
更に複数号機関においてインターロツク回路をプ
ログラムしたような場合においても、レーシング
の発生がなくなり、非制御機器の誤動作が防止で
き、更にシステム全体の稼動中における信頼性を
著しく向上させることができる等の種々の利点を
有する。
【図面の簡単な説明】
第1図は本発明に係わるシステムの電気的な構
成を示すブロツク図、第2図はワーキングメモリ
内に設けられる自号機レジスタおよび他機状態レ
ジスタの内容を示す図、第3図はイニシヤライズ
処理に伴なつて自号機レジスタおよび他機状態レ
ジスタの内容が変化する状態を示す状態遷移図、
第4A図、第4B図はこの発明に係わるシステム
の動作を説明するためのフローチヤートである。 1……リンクバス、2……リンクバス接続ユニ
ツト、3……プログラムメモリ、4……入力ユニ
ツト、5……出力ユニツト、6……入出力メモ
リ、7……CPU、8……スイツチインターフエ
ス、9……機番設定スイツチ、10……ワーキン
グメモリ。

Claims (1)

  1. 【特許請求の範囲】 1 リンクバスを介して、互いに入出力メモリの
    内容を交換可能に構成された複数機のPLCで構
    成されるPLCシステムであつて; 各PLCには、当該PLCの機番順位を設定する
    ための機番設定手段と; ユーザプログラムが格納されるユーザプログラ
    ムメモリと; 外部入力信号が与えられる入力回路と; 外部出力信号を送出する出力回路と; 自機の入出力回路に対応する自機エリアに加え
    て、他機の入出力回路に対応する他機エリアとを
    備えた入出力メモリと; 前記機番設定手段によつて、当該PLCの機番
    順位が最上位に設定された場合には、ユーザプロ
    グラムの実行に先立つて、他機と同期して、自機
    の入出力メモリの他機エリアに、各他機から転送
    されてくる当該他機用の入出力データを書込み、
    かつ当該PLCの機番順位が最上位以外に設定さ
    れた場合には、ユーザプログラムの実行に先立つ
    て、他機と同期して、自機の入出力メモリの自機
    エリアの入出力データを、最上位に設定された
    PLCへと転送する入力転送手段と; 機番順位において1つ上位のPLCから転送さ
    れてくる当該PLCの入出力メモリの全入出力デ
    ータを、自機の入出力メモリに書込むとともに、
    この入出力データを参照して、自機のユーザプロ
    グラムを実行し、その実行結果で自機の入出力メ
    モリの内容を書替え、更にその書替えられた入出
    力メモリの内容を、機番順位において1つ下位の
    PLCへ転送するプログラム実行手段と; 前記機番設定手段によつて、当該PLCの機番
    順位が最下位に設定された場合には、入出力リフ
    レツシユに先立つて当該PLCのユーザプログラ
    ムの実行により書替えられた各他機用の出力エリ
    アの内容を、それぞれ対応する他機のPLCに転
    送し、かつ前記機番設定手段によつて、当該機番
    順位が最下位以外に設定された場合には、入出力
    リフレツシユに先立つて、最下位のPLCから転
    送されてくる自機用の出力データを、自機の入出
    力メモリの自機用出力エリアに書込む出力転送手
    段と; 前記機番設定手段によつて、当該PLCの機番
    順位が最下位に設定された場合には、当該PLC
    のユーザプログラムの実行により書替えられた自
    機の入出力メモリの自機用出力エリアの内容を、
    自機の出力回路に転送するとともに、自機の入力
    回路からの入力データを自機の入出力メモリの自
    機用エリアに書込み、かつ前記機番設定手段によ
    つて、当該PLCの機番順位が最下位以外に設定
    された場合には、前記出力転送手段により書替え
    られた自機の入出力メモリの自機用出力エリアの
    内容を、自機の出力回路に転送するとともに、自
    機の入力回路からの入力データを自機の入出力メ
    モリの入力エリアに書込む入出力リフレツシユ手
    段と; ユーザプログラムの実行終了後であつて、入出
    力リフレツシユ動作前の空き時間を利用して、当
    該PLCの基本動作以外の補助動作を実行する補
    助動作実行手段を設けたことを特徴とするプログ
    ラム分散・直列実行式プログラマブル・ロジツ
    ク・コントローラシステム。 2 前記補助動作は、リンクバスチエツクである
    ことを特徴とする特許請求の範囲第1項に記載の
    プログラム分散・直列実行式プログラマブル・ロ
    ジツク・コントローラシステム。 3 前記補助動作は、メモリチエツクであること
    を特徴とする特許請求の範囲第1項に記載のプロ
    グラム分散・直列実行式プログラマブル・ロジツ
    ク・コントローラシステム。 4 前記補助動作は、I/Oバスチエツクである
    ことを特徴とする特許請求の範囲第1項に記載の
    プログラム分散・直列実行式プログラマブル・ロ
    ジツク・コントローラシステム。 5 前記補助動作は、プログラムコンソールのモ
    ニタ処理であることを特徴とする特許請求の範囲
    第1項に記載のプログラム分散・直列実行式プロ
    グラマブル・ロジツク・コントローラシステム。
JP56106009A 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム Granted JPS588305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56106009A JPS588305A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56106009A JPS588305A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Publications (2)

Publication Number Publication Date
JPS588305A JPS588305A (ja) 1983-01-18
JPH0139122B2 true JPH0139122B2 (ja) 1989-08-18

Family

ID=14422669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56106009A Granted JPS588305A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Country Status (1)

Country Link
JP (1) JPS588305A (ja)

Also Published As

Publication number Publication date
JPS588305A (ja) 1983-01-18

Similar Documents

Publication Publication Date Title
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
JP3645281B2 (ja) 共用メモリを有するマルチプロセッサ・システム
US20060010260A1 (en) Direct memory access (DMA) controller and bus structure in a master/slave system
JPH0139122B2 (ja)
JPS6232483B2 (ja)
JP2905075B2 (ja) プログラマブルコントローラおよびその排他制御交信方法
JPH0139123B2 (ja)
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP3388246B2 (ja) プログラマブル・コントローラのリモートi/oシステム
JP2584903B2 (ja) 外部装置制御方式
JP2962767B2 (ja) Dma装置のメモリアクセス方式
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JP2705955B2 (ja) 並列情報処理装置
JPH0439684B2 (ja)
JPS6190204A (ja) プログラマブルコントロ−ラのリンク方式
JP2743780B2 (ja) 分散処理装置
JP2002297209A (ja) シーケンス制御装置におけるシーケンスプログラム格納方法
JP3012402B2 (ja) 情報処理システム
JPS6160445B2 (ja)
JP2001084173A (ja) メモリ装置
JPS6130300B2 (ja)
JPS6022383B2 (ja) 入出力制御装置
JPH08221106A (ja) プログラマブルコントローラ
JPS6337418B2 (ja)
JPS6230659B2 (ja)