JP2905075B2 - プログラマブルコントローラおよびその排他制御交信方法 - Google Patents
プログラマブルコントローラおよびその排他制御交信方法Info
- Publication number
- JP2905075B2 JP2905075B2 JP5338340A JP33834093A JP2905075B2 JP 2905075 B2 JP2905075 B2 JP 2905075B2 JP 5338340 A JP5338340 A JP 5338340A JP 33834093 A JP33834093 A JP 33834093A JP 2905075 B2 JP2905075 B2 JP 2905075B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- program
- data
- programmable controller
- program device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/048—Monitoring; Safety
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Description
【０００１】
【産業上の利用分野】この発明は，プログラマブルコン
トローラに関し，特に，プログラマブルコントローラの
ＣＰＵユニットと複数のプログラム装置間における排他
制御交信方法に関するものである。
トローラに関し，特に，プログラマブルコントローラの
ＣＰＵユニットと複数のプログラム装置間における排他
制御交信方法に関するものである。
【０００２】
【従来の技術】プログラマブルコントローラは，初期の
頃における単なるリレーの置き換えから，そのプログラ
ム性と，フレキシブル性により高機能，高性能な簡易コ
ンピュータシステムへと移行しつつある。それに伴い，
リレー制御部分の１つを取り上げても，単なる接点，コ
イルにとどまらず，微分，積分，反転等様々な機能や，
アナログ制御，位置決め処理等の制御も実行している。
アナログ制御，位置決め処理等の制御は主に特殊ユニッ
トが，リレー制御は主にＣＰＵユニットがそれぞれ実行
する。
頃における単なるリレーの置き換えから，そのプログラ
ム性と，フレキシブル性により高機能，高性能な簡易コ
ンピュータシステムへと移行しつつある。それに伴い，
リレー制御部分の１つを取り上げても，単なる接点，コ
イルにとどまらず，微分，積分，反転等様々な機能や，
アナログ制御，位置決め処理等の制御も実行している。
アナログ制御，位置決め処理等の制御は主に特殊ユニッ
トが，リレー制御は主にＣＰＵユニットがそれぞれ実行
する。
【０００３】上記の機能に伴い，ＣＰＵユニットでは，
大規模な制御に対応するため，プログラムを格納するメ
モリ，すなわち，プログラムメモリを大幅に増加させ，
また，分散された生産ラインのような被制御対象を高速
に制御するため，さらには，システムを安価に構成し，
プログラムを簡単にするため，ネットワークを用いずに
増設した入出力ユニットあるいは特殊機能ユニットの制
御をバスを延長することにより直接実行するようになっ
た。しかしながら，ネットワークを用いずにバスの延長
先において，プログラムのモニタやアップロード／ダウ
ンロードを実行する手段はなく，ＣＰＵユニット本体に
接続されたプログラム装置に依存せざるを得なかった。
大規模な制御に対応するため，プログラムを格納するメ
モリ，すなわち，プログラムメモリを大幅に増加させ，
また，分散された生産ラインのような被制御対象を高速
に制御するため，さらには，システムを安価に構成し，
プログラムを簡単にするため，ネットワークを用いずに
増設した入出力ユニットあるいは特殊機能ユニットの制
御をバスを延長することにより直接実行するようになっ
た。しかしながら，ネットワークを用いずにバスの延長
先において，プログラムのモニタやアップロード／ダウ
ンロードを実行する手段はなく，ＣＰＵユニット本体に
接続されたプログラム装置に依存せざるを得なかった。
【０００４】次に，ＣＰＵユニットとプログラム装置と
の交信方法について説明する。図６は，従来におけるプ
ログラマブルコントローラの概略的なシステム構成を示
すブロック図であり，図において，１はプログラマブル
コントローラ全体を制御するＣＰＵユニット，２はＣＰ
Ｕユニット１に対してプログラムをダウンロード／アッ
プロードし，また，プログラムのモニタを実行するプロ
グラム装置，３はＣＰＵユニット１とプログラム装置２
を接続する通信ケーブル，４は入出力ユニットあるいは
特殊機能ユニット，５はＣＰＵユニット１と入出力ユニ
ットあるいは特殊機能ユニット４により構成された基本
部と入出力ユニットあるいは特殊ユニット４により構成
された増設部ＯＰ１との間，あるいは同様の構成を持っ
た増設部相互間を接続する増設ケーブル，６は増設ケー
ブル５を接続するインターフェースユニットである。
の交信方法について説明する。図６は，従来におけるプ
ログラマブルコントローラの概略的なシステム構成を示
すブロック図であり，図において，１はプログラマブル
コントローラ全体を制御するＣＰＵユニット，２はＣＰ
Ｕユニット１に対してプログラムをダウンロード／アッ
プロードし，また，プログラムのモニタを実行するプロ
グラム装置，３はＣＰＵユニット１とプログラム装置２
を接続する通信ケーブル，４は入出力ユニットあるいは
特殊機能ユニット，５はＣＰＵユニット１と入出力ユニ
ットあるいは特殊機能ユニット４により構成された基本
部と入出力ユニットあるいは特殊ユニット４により構成
された増設部ＯＰ１との間，あるいは同様の構成を持っ
た増設部相互間を接続する増設ケーブル，６は増設ケー
ブル５を接続するインターフェースユニットである。
【０００５】図７は，ＣＰＵユニット１とプログラム装
置２の接続構成を示すブロック図であり，図において，
増設バスは差動式ドライバ／レシーバ１ａにより構成さ
れている。プログラム装置２内において，ＤＴＲはデー
タターミナルレディ，ＤＳＲはデータセットレディ，Ｔ
ｘＤは送信データ，ＲｘＤは受信データである。また，
ＣＰＵユニット１のＤＴＲ，ＤＳＲ，ＴｘＤ，ＲｘＤは
通信ケーブル３を介してそれぞれプログラム装置２のＤ
ＳＲ，ＤＴＲ，ＲｘＤ，ＴｘＤに接続されている。
置２の接続構成を示すブロック図であり，図において，
増設バスは差動式ドライバ／レシーバ１ａにより構成さ
れている。プログラム装置２内において，ＤＴＲはデー
タターミナルレディ，ＤＳＲはデータセットレディ，Ｔ
ｘＤは送信データ，ＲｘＤは受信データである。また，
ＣＰＵユニット１のＤＴＲ，ＤＳＲ，ＴｘＤ，ＲｘＤは
通信ケーブル３を介してそれぞれプログラム装置２のＤ
ＳＲ，ＤＴＲ，ＲｘＤ，ＴｘＤに接続されている。
【０００６】次に，動作について説明する。ここでは，
プログラム装置２がＣＰＵユニット１にデータを送信
後，ＣＰＵユニット１からデータを受信するまでの動作
について説明する。ＣＰＵユニット１は通信が可能な状
態であれば，ＣＰＵユニット１のＤＴＲを“ＯＮ”に
し，プログラム装置２からの受信が可能な状態に設定す
る。プログラム装置２は，プログラム装置２のＤＳＲが
“ＯＮ”状態のとき，ＣＰＵユニット１と通信を実行す
るため，プログラム装置２のＤＴＲを“ＯＮ”し，か
つ，プログラム装置２のＤＳＲが“ＯＮ”であれば，通
信ケーブル３を介して，ＣＰＵユニット１にデータ（コ
マンド）ＴｘＤを送信する。このとき，ＣＰＵユニット
１は受け取ったデータ（コマンド）ＴｘＤに応じたデー
タＲｘＤを通信ケーブル３を介して，プログラム装置２
に送信する。
プログラム装置２がＣＰＵユニット１にデータを送信
後，ＣＰＵユニット１からデータを受信するまでの動作
について説明する。ＣＰＵユニット１は通信が可能な状
態であれば，ＣＰＵユニット１のＤＴＲを“ＯＮ”に
し，プログラム装置２からの受信が可能な状態に設定す
る。プログラム装置２は，プログラム装置２のＤＳＲが
“ＯＮ”状態のとき，ＣＰＵユニット１と通信を実行す
るため，プログラム装置２のＤＴＲを“ＯＮ”し，か
つ，プログラム装置２のＤＳＲが“ＯＮ”であれば，通
信ケーブル３を介して，ＣＰＵユニット１にデータ（コ
マンド）ＴｘＤを送信する。このとき，ＣＰＵユニット
１は受け取ったデータ（コマンド）ＴｘＤに応じたデー
タＲｘＤを通信ケーブル３を介して，プログラム装置２
に送信する。
【０００７】プログラム装置２は，データＲｘＤを受け
取り，ＤＴＲを“ＯＦＦ”にして送受信を終了する。も
し，プログラム装置２がプログラム装置２のＤＴＲを
“ＯＮ”した後，プログラム装置２のＤＳＲが“ＯＦ
Ｆ”であれば，他のプログラム装置が通信していると判
断し，プログラム装置２のＤＴＲを“ＯＦＦ”して通信
処理を終了する。
取り，ＤＴＲを“ＯＦＦ”にして送受信を終了する。も
し，プログラム装置２がプログラム装置２のＤＴＲを
“ＯＮ”した後，プログラム装置２のＤＳＲが“ＯＦ
Ｆ”であれば，他のプログラム装置が通信していると判
断し，プログラム装置２のＤＴＲを“ＯＦＦ”して通信
処理を終了する。
【０００８】図８は，プログラム装置２がＣＰＵユニッ
ト１と交信するときのタイミングを示すタイミングチャ
ートであり，図におけるＤＴＲ，ＤＳＲ，ＴｘＤ，Ｒｘ
Ｄはプログラム装置２側から見た信号である。図に示す
ように，プログラム装置２はＤＳＲが“ＯＮ”であるこ
とを確認（ｔ1 ）後，ＤＴＲを“ＯＮ”させ（ｔ2 ），
さらに，ＤＳＲが“ＯＮ”であることを確認（ｔ3 ）
後，データの送受信を行っており，最後にＤＴＲを“Ｏ
ＦＦ”にして（ｔ4 ）通信処理を完了する。
ト１と交信するときのタイミングを示すタイミングチャ
ートであり，図におけるＤＴＲ，ＤＳＲ，ＴｘＤ，Ｒｘ
Ｄはプログラム装置２側から見た信号である。図に示す
ように，プログラム装置２はＤＳＲが“ＯＮ”であるこ
とを確認（ｔ1 ）後，ＤＴＲを“ＯＮ”させ（ｔ2 ），
さらに，ＤＳＲが“ＯＮ”であることを確認（ｔ3 ）
後，データの送受信を行っており，最後にＤＴＲを“Ｏ
ＦＦ”にして（ｔ4 ）通信処理を完了する。
【０００９】図９〜図１１は，上記動作を概略的に示し
たフローチャートである。すなわち，図９は，プログラ
ム装置２がＣＰＵユニット１と交信するときのプログラ
ム装置２の動作を示すフローチャートであり，図１０
は，ＣＰＵユニット１の電源ＯＮ時における動作を示す
フローチャートであり，図１１は，図９に示したプログ
ラム装置２の通信処理に応じたＣＰＵユニット１の通信
処理時における動作を示すフローチャートである。
たフローチャートである。すなわち，図９は，プログラ
ム装置２がＣＰＵユニット１と交信するときのプログラ
ム装置２の動作を示すフローチャートであり，図１０
は，ＣＰＵユニット１の電源ＯＮ時における動作を示す
フローチャートであり，図１１は，図９に示したプログ
ラム装置２の通信処理に応じたＣＰＵユニット１の通信
処理時における動作を示すフローチャートである。
【００１０】図９に示すように，プログラム装置２は，
ＤＳＲが“ＯＮ”であるか否かを判断し（Ｓ１１），
“ＯＦＦ”であると判断した場合には，なんら処理を実
行せずに通信処理を終了させ，反対に，“ＯＮ”である
と判断した場合にはＤＴＲを“ＯＮ”する（Ｓ１２）。
次に，再び，ＤＳＲが“ＯＮ”であるか否かを判断し
（Ｓ１３），“ＯＦＦ”であると判断した場合には，Ｄ
ＴＲを“ＯＦＦ”して（Ｓ１５），通信処理を終了す
る。また，“ＯＮ”であると判断した場合には，ＣＰＵ
ユニット１に対してデータの送受信を行い（Ｓ１４），
データの送受信終了後，ＤＴＲを“ＯＦＦ”して（Ｓ１
５），通信処理を終了する。
ＤＳＲが“ＯＮ”であるか否かを判断し（Ｓ１１），
“ＯＦＦ”であると判断した場合には，なんら処理を実
行せずに通信処理を終了させ，反対に，“ＯＮ”である
と判断した場合にはＤＴＲを“ＯＮ”する（Ｓ１２）。
次に，再び，ＤＳＲが“ＯＮ”であるか否かを判断し
（Ｓ１３），“ＯＦＦ”であると判断した場合には，Ｄ
ＴＲを“ＯＦＦ”して（Ｓ１５），通信処理を終了す
る。また，“ＯＮ”であると判断した場合には，ＣＰＵ
ユニット１に対してデータの送受信を行い（Ｓ１４），
データの送受信終了後，ＤＴＲを“ＯＦＦ”して（Ｓ１
５），通信処理を終了する。
【００１１】また，図１０に示すように，ＣＰＵユニッ
ト１が，電源ＯＮ時において，イニシャル処理を実行し
（Ｓ１６），その後，ＤＴＲを“ＯＮ”する（Ｓ１
７）。ＣＰＵユニット１がＤＴＲを“ＯＮ”すると，Ｃ
ＰＵユニット１のＤＴＲに接続された，プログラム装置
２のＤＳＲが“ＯＮ”となり，上記プログラム装置２の
通信処理が可能となる。
ト１が，電源ＯＮ時において，イニシャル処理を実行し
（Ｓ１６），その後，ＤＴＲを“ＯＮ”する（Ｓ１
７）。ＣＰＵユニット１がＤＴＲを“ＯＮ”すると，Ｃ
ＰＵユニット１のＤＴＲに接続された，プログラム装置
２のＤＳＲが“ＯＮ”となり，上記プログラム装置２の
通信処理が可能となる。
【００１２】さらに，図１１に示すように，ＣＰＵユニ
ット１は，プログラム装置２からのデータ（コマンド）
の受信処理を実行し（Ｓ１８），次に，プログラム装置
２に対する，データの送信処理を実行した（Ｓ１９）
後，通信処理を終了する。
ット１は，プログラム装置２からのデータ（コマンド）
の受信処理を実行し（Ｓ１８），次に，プログラム装置
２に対する，データの送信処理を実行した（Ｓ１９）
後，通信処理を終了する。
【００１３】その他，この発明に関連する参考技術文献
として，特開平３−５７０５３号公報に開示されている
「通信処理装置のダウンロード制御方式」，特開平４−
２０７５３９号公報に開示されている「通信手段」，特
開平４−２３５３９号公報に開示されている「伝送装置
集中状態管理方式」，特開平４−１１１６４２号公報に
開示されている「選択式同報通信方式」，特開平４−７
９３８号公報に開示されている「排他制御型通信機能付
き電子機器およびその機器を用いた通信システム」，特
開平３−５７０５３号公報に開示されている「通信処理
装置のダウンロード制御方式」，特開昭６１−１６１８
４４号公報に開示されている「通信制御装置の制御方
式」，特開平２−２０８７０４号公報に開示されている
「プログラマブルコントローラのＩ／Ｏバス拡張装
置」，特開平２−２２４０４９号公報に開示されている
「プログラマブルコントローラにおけるＩ／Ｏバス拡張
装置」，特開平２−１９６３１５号公報に開示されてい
る「シーケンサのＩ／Ｏバッファ」，特開平２−１９６
３０６号公報に開示されている「シーケンサ」がある。
として，特開平３−５７０５３号公報に開示されている
「通信処理装置のダウンロード制御方式」，特開平４−
２０７５３９号公報に開示されている「通信手段」，特
開平４−２３５３９号公報に開示されている「伝送装置
集中状態管理方式」，特開平４−１１１６４２号公報に
開示されている「選択式同報通信方式」，特開平４−７
９３８号公報に開示されている「排他制御型通信機能付
き電子機器およびその機器を用いた通信システム」，特
開平３−５７０５３号公報に開示されている「通信処理
装置のダウンロード制御方式」，特開昭６１−１６１８
４４号公報に開示されている「通信制御装置の制御方
式」，特開平２−２０８７０４号公報に開示されている
「プログラマブルコントローラのＩ／Ｏバス拡張装
置」，特開平２−２２４０４９号公報に開示されている
「プログラマブルコントローラにおけるＩ／Ｏバス拡張
装置」，特開平２−１９６３１５号公報に開示されてい
る「シーケンサのＩ／Ｏバッファ」，特開平２−１９６
３０６号公報に開示されている「シーケンサ」がある。
【００１４】
【発明が解決しようとする課題】従来におけるプログラ
マブルコントローラにあっては，一般的に基本部と増設
部あるいは増設部相互間における距離が５０ｍ程度離れ
ているため，ＣＰＵユニット本体に対してプログラム装
置を１台のみ接続可能であり，そして，その１台に対す
る交信しかできなかった。したがって，バス延長された
増設部付近では，プログラム装置の接続および交信が不
可能であるため，バス延長され，かつ，分散された増設
部でのデバッグや保守も，必ずＣＰＵユニットが装着さ
れている基本部まで出向かなければならず，作業効率が
悪いという問題点があった。
マブルコントローラにあっては，一般的に基本部と増設
部あるいは増設部相互間における距離が５０ｍ程度離れ
ているため，ＣＰＵユニット本体に対してプログラム装
置を１台のみ接続可能であり，そして，その１台に対す
る交信しかできなかった。したがって，バス延長された
増設部付近では，プログラム装置の接続および交信が不
可能であるため，バス延長され，かつ，分散された増設
部でのデバッグや保守も，必ずＣＰＵユニットが装着さ
れている基本部まで出向かなければならず，作業効率が
悪いという問題点があった。
【００１５】この発明は，上記のような問題点を解決す
るためになされたもので，バス延長され，かつ，分散さ
れた増設部におけるデバッグや保守も，その場において
プログラム装置を接続して実行でき，また，各分散され
た増設部にプログラム装置Ｎを接続させておき，必要に
応じてＣＰＵユニットと交信するようにし，プログラム
のデバッグや保守の効率を上げ，全体的な作業効率を飛
躍的に向上させるプログラムコントローラおよびその排
他制御交信方法を得ることを目的とする。
るためになされたもので，バス延長され，かつ，分散さ
れた増設部におけるデバッグや保守も，その場において
プログラム装置を接続して実行でき，また，各分散され
た増設部にプログラム装置Ｎを接続させておき，必要に
応じてＣＰＵユニットと交信するようにし，プログラム
のデバッグや保守の効率を上げ，全体的な作業効率を飛
躍的に向上させるプログラムコントローラおよびその排
他制御交信方法を得ることを目的とする。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係るプログラムコントローラは，プロ
グラマブルコントローラを制御するＣＰＵを有する基本
部すなわちＣＰＵユニットと，前記ＣＰＵユニットに対
してプログラムのダウンロード，アップロードあるいは
モニタを行うプログラム装置と，前記基本部とバスによ
り接続されている入出力ユニットあるいは特殊機能ユニ
ットから構成される少なくとも１つの増設部とからなる
プログラマブルコントローラにおいて，前記基本部およ
び増設部それぞれにプログラム装置を接続するバス延長
手段と，前記バス延長手段に対して排他制御信号を発生
させる排他制御信号発生手段とを具備する構成とし，各
プログラム装置は，データセットレディ信号がＯＮであ
ると判断した場合に，データターミナルレディ信号をＯ
Ｎし，前記排他制御信号発生手段を制御することにより
他のプログラム装置に対して排他制御を行い，その後，
再度，前記データセットレディ信号がＯＮか否かを判断
し，ＯＮであると判断した場合には，前記ＣＰＵユニッ
トに対してデータの送受信を行い，一方，ＯＮでないと
判断した場合には，データの送受信を行わずに，前記デ
ータターミナルレディ信号をＯＦＦするものである。
めに，請求項１に係るプログラムコントローラは，プロ
グラマブルコントローラを制御するＣＰＵを有する基本
部すなわちＣＰＵユニットと，前記ＣＰＵユニットに対
してプログラムのダウンロード，アップロードあるいは
モニタを行うプログラム装置と，前記基本部とバスによ
り接続されている入出力ユニットあるいは特殊機能ユニ
ットから構成される少なくとも１つの増設部とからなる
プログラマブルコントローラにおいて，前記基本部およ
び増設部それぞれにプログラム装置を接続するバス延長
手段と，前記バス延長手段に対して排他制御信号を発生
させる排他制御信号発生手段とを具備する構成とし，各
プログラム装置は，データセットレディ信号がＯＮであ
ると判断した場合に，データターミナルレディ信号をＯ
Ｎし，前記排他制御信号発生手段を制御することにより
他のプログラム装置に対して排他制御を行い，その後，
再度，前記データセットレディ信号がＯＮか否かを判断
し，ＯＮであると判断した場合には，前記ＣＰＵユニッ
トに対してデータの送受信を行い，一方，ＯＮでないと
判断した場合には，データの送受信を行わずに，前記デ
ータターミナルレディ信号をＯＦＦするものである。
【００１７】また，請求項２に係るプログラマブルコン
トローラの排他制御交信方法は，プログラマブルコント
ローラにおける各プログラム装置のデータセットレディ
信号がＯＮか否かを判断し，ＯＮであると判断した場合
には，前記プログラム装置のデータターミナルレディ信
号をＯＮし，その後，再度，前記データセットレディ信
号がＯＮか否かを判断し，ＯＮではないと判断した場合
には，さらに，リトライｎ回実行したか否かを判断し，
リトライｎ回実行したと判断した場合には，データの送
受信を実行せずに，前記データターミナルレディ信号を
ＯＦＦするものである。
トローラの排他制御交信方法は，プログラマブルコント
ローラにおける各プログラム装置のデータセットレディ
信号がＯＮか否かを判断し，ＯＮであると判断した場合
には，前記プログラム装置のデータターミナルレディ信
号をＯＮし，その後，再度，前記データセットレディ信
号がＯＮか否かを判断し，ＯＮではないと判断した場合
には，さらに，リトライｎ回実行したか否かを判断し，
リトライｎ回実行したと判断した場合には，データの送
受信を実行せずに，前記データターミナルレディ信号を
ＯＦＦするものである。
【００１８】また，請求項３に係るプログラムコントロ
ーラにおいて，前記再度の判断で前記データセットレデ
ィ信号がＯＮでないと判断した場合には，さらに，リト
ライをｎ回実行したか否かを判断し，リトライをｎ回実
行したのであれば，データの送受信を行わずに，前記デ
ータターミナルレディ信号をＯＦＦするものである。
ーラにおいて，前記再度の判断で前記データセットレデ
ィ信号がＯＮでないと判断した場合には，さらに，リト
ライをｎ回実行したか否かを判断し，リトライをｎ回実
行したのであれば，データの送受信を行わずに，前記デ
ータターミナルレディ信号をＯＦＦするものである。
【００１９】
【作用】この発明に係るプログラマブルコントローラ
（請求項１，請求項３）は，バス延長され，かつ，分散
された増設部に，それぞれプログラム装置を接続し，接
続された複数のプログラム装置が相互に排他制御信号発
生手段から出力される排他制御信号に基づいて排他制御
されながら１台のＣＰＵユニットと交信する。
（請求項１，請求項３）は，バス延長され，かつ，分散
された増設部に，それぞれプログラム装置を接続し，接
続された複数のプログラム装置が相互に排他制御信号発
生手段から出力される排他制御信号に基づいて排他制御
されながら１台のＣＰＵユニットと交信する。
【００２０】また，この発明に係るプログラマブルコン
トローラの排他制御交信方法（請求項２）は，バス延長
され，かつ，分散された増設部に，それぞれプログラム
装置を接続し，接続された複数のプログラム装置が相互
に排他制御されながら１台のＣＰＵユニットと交信す
る。
トローラの排他制御交信方法（請求項２）は，バス延長
され，かつ，分散された増設部に，それぞれプログラム
装置を接続し，接続された複数のプログラム装置が相互
に排他制御されながら１台のＣＰＵユニットと交信す
る。
【００２１】
【実施例】以下，この発明に係るプログラマブルコント
ローラおよびその排他制御交信方法の実施例を図面に基
づいて説明する。図１は，この発明に係るプログラマブ
ルコントローラの概略的なシステム構成を示すブロック
図であり，図において，１はプログラマブルコントロー
ラ全体を制御するＣＰＵユニット，２ａ〜２ｃはＣＰＵ
ユニット１に対してプログラムをダウンロード／アップ
ロードし，また，プログラムのモニタを実行するプログ
ラム装置，３はＣＰＵユニット１とプログラム装置２ａ
〜２ｃ，あるいは増設インターフェース（以下，増設Ｉ
／Ｆという）ユニット６ａ〜６ｃとプログラム装置２ａ
〜２ｃをそれぞれ接続する通信ケーブルである。
ローラおよびその排他制御交信方法の実施例を図面に基
づいて説明する。図１は，この発明に係るプログラマブ
ルコントローラの概略的なシステム構成を示すブロック
図であり，図において，１はプログラマブルコントロー
ラ全体を制御するＣＰＵユニット，２ａ〜２ｃはＣＰＵ
ユニット１に対してプログラムをダウンロード／アップ
ロードし，また，プログラムのモニタを実行するプログ
ラム装置，３はＣＰＵユニット１とプログラム装置２ａ
〜２ｃ，あるいは増設インターフェース（以下，増設Ｉ
／Ｆという）ユニット６ａ〜６ｃとプログラム装置２ａ
〜２ｃをそれぞれ接続する通信ケーブルである。
【００２２】また，４は入出力ユニットあるいは特殊機
能ユニット，５はＣＰＵユニット１と入出力ユニットあ
るいは特殊機能ユニット４により構成された基本部と入
出力ユニットあるいは特殊機能ユニット４により構成さ
れた増設部ＯＰ１間や同様の構成を持った増設部相互間
を増設Ｉ／Ｆユニット６ａ〜６ｃ経由で接続する増設ケ
ーブル，６ａ〜６ｃは基本部と増設部ＯＰ１間や増設部
相互間を接続し，かつ，プログラム装置２ａ〜２ｃと基
本部，各増設部を通信ケーブル３を介して接続する増設
Ｉ／Ｆユニットである。
能ユニット，５はＣＰＵユニット１と入出力ユニットあ
るいは特殊機能ユニット４により構成された基本部と入
出力ユニットあるいは特殊機能ユニット４により構成さ
れた増設部ＯＰ１間や同様の構成を持った増設部相互間
を増設Ｉ／Ｆユニット６ａ〜６ｃ経由で接続する増設ケ
ーブル，６ａ〜６ｃは基本部と増設部ＯＰ１間や増設部
相互間を接続し，かつ，プログラム装置２ａ〜２ｃと基
本部，各増設部を通信ケーブル３を介して接続する増設
Ｉ／Ｆユニットである。
【００２３】図２は，プログラム装置２ａ〜２ｃと増設
Ｉ／Ｆユニット６ａ〜６ｃを通信ケーブル３を介して接
続し，さらに，ＣＰＵユニット１に接続するシステム構
成を示すブロック図であり，７ａ〜７ｃは増設Ｉ／Ｆユ
ニット６ａ〜６ｃ内に設けられ，各プログラム装置２ａ
〜２ｃにおいて排他制御交信するための排他制御信号発
生回路である。また，プログラム装置２ａ〜２ｃのＤＴ
Ｒ，ＤＳＲは排他制御信号発生回路７ａ〜７ｃを介し
て，ＣＰＵユニット１のＤＳＲ，ＤＴＲに接続され，プ
ログラム装置２ａ〜２ｃのＴｘＤ，ＲｘＤはＣＰＵユニ
ット１のＲｘＤ，ＴｘＤに接続される。
Ｉ／Ｆユニット６ａ〜６ｃを通信ケーブル３を介して接
続し，さらに，ＣＰＵユニット１に接続するシステム構
成を示すブロック図であり，７ａ〜７ｃは増設Ｉ／Ｆユ
ニット６ａ〜６ｃ内に設けられ，各プログラム装置２ａ
〜２ｃにおいて排他制御交信するための排他制御信号発
生回路である。また，プログラム装置２ａ〜２ｃのＤＴ
Ｒ，ＤＳＲは排他制御信号発生回路７ａ〜７ｃを介し
て，ＣＰＵユニット１のＤＳＲ，ＤＴＲに接続され，プ
ログラム装置２ａ〜２ｃのＴｘＤ，ＲｘＤはＣＰＵユニ
ット１のＲｘＤ，ＴｘＤに接続される。
【００２４】図３は，上記排他制御信号発生回路７ａ〜
７ｃの内容を示すブロック図であり，排他制御信号発生
回路７ａ〜７ｃにおいて，３０はプルダウン抵抗，３
１，３２はＡＮＤゲート，３３はＯＲゲート，３４，３
５，３６はＮＯＴゲート（インバータ），３７はプルア
ップ抵抗である。
７ｃの内容を示すブロック図であり，排他制御信号発生
回路７ａ〜７ｃにおいて，３０はプルダウン抵抗，３
１，３２はＡＮＤゲート，３３はＯＲゲート，３４，３
５，３６はＮＯＴゲート（インバータ），３７はプルア
ップ抵抗である。
【００２５】次に，排他制御信号発生回路７ａ〜７ｃの
動作について説明する。プログラム装置２ａ〜２ｃ側か
ら見たＤＴＲにプルダウン抵抗３０を接続し，その信号
とプログラム装置２ａ〜２ｃ側から見たＤＳＲをＡＮＤ
ゲート３１に入力し，該ＡＮＤゲート３１からの出力信
号をＮＯＴゲート３６に入力し，さらにその出力にプル
アップ抵抗３７を接続して出力する。また，上記ＡＮＤ
ゲート３１からの出力信号をＮＯＴゲート３５に接続
し，さらに，上記ＮＯＴゲート３６からの出力信号と，
上記ＡＮＤゲート３１からの出力信号をＯＲゲート３３
に入力し，該ＯＲゲート３３からの出力信号と，プログ
ラマブルコントローラ側から見たＤＴＲをＡＮＤゲート
３２に入力し，該ＡＮＤゲート３２からの出力信号をプ
ログラム装置２ａ〜２ｃ側から見たＤＳＲに接続し，プ
ログラム装置２ａ〜２ｃ側から見たＤＴＲを入力したＡ
ＮＤゲート３１のもう一方として入力し，該ＡＮＤゲー
ト３１およびＮＯＴゲート３６を介した信号を出力す
る。
動作について説明する。プログラム装置２ａ〜２ｃ側か
ら見たＤＴＲにプルダウン抵抗３０を接続し，その信号
とプログラム装置２ａ〜２ｃ側から見たＤＳＲをＡＮＤ
ゲート３１に入力し，該ＡＮＤゲート３１からの出力信
号をＮＯＴゲート３６に入力し，さらにその出力にプル
アップ抵抗３７を接続して出力する。また，上記ＡＮＤ
ゲート３１からの出力信号をＮＯＴゲート３５に接続
し，さらに，上記ＮＯＴゲート３６からの出力信号と，
上記ＡＮＤゲート３１からの出力信号をＯＲゲート３３
に入力し，該ＯＲゲート３３からの出力信号と，プログ
ラマブルコントローラ側から見たＤＴＲをＡＮＤゲート
３２に入力し，該ＡＮＤゲート３２からの出力信号をプ
ログラム装置２ａ〜２ｃ側から見たＤＳＲに接続し，プ
ログラム装置２ａ〜２ｃ側から見たＤＴＲを入力したＡ
ＮＤゲート３１のもう一方として入力し，該ＡＮＤゲー
ト３１およびＮＯＴゲート３６を介した信号を出力す
る。
【００２６】また，ＡＮＤゲート３１からの出力信号を
プログラマブルコントローラ側から見たＤＳＲに接続
し，その制御信号としてＮＯＴゲート３４からの出力信
号を接続し，同様に，ＮＯＴゲート３４からの出力信号
をプログラム装置側から見たＴｘＤの制御信号およびプ
ログラマブルコントローラ側から見たＲｘＤの制御信号
として接続し，プログラマブルコントローラ側から見た
ＤＴＲを排他制御信号発生回路７ａ〜７ｃに入力し，プ
ログラマブルコントローラ側から見たＴｘＤをプログラ
ム装置２ａ〜２ｃ側から見たＲｘＤに接続する。
プログラマブルコントローラ側から見たＤＳＲに接続
し，その制御信号としてＮＯＴゲート３４からの出力信
号を接続し，同様に，ＮＯＴゲート３４からの出力信号
をプログラム装置側から見たＴｘＤの制御信号およびプ
ログラマブルコントローラ側から見たＲｘＤの制御信号
として接続し，プログラマブルコントローラ側から見た
ＤＴＲを排他制御信号発生回路７ａ〜７ｃに入力し，プ
ログラマブルコントローラ側から見たＴｘＤをプログラ
ム装置２ａ〜２ｃ側から見たＲｘＤに接続する。
【００２７】次に，全体的な動作について説明する。増
設Ｉ／Ｆユニット６ａに接続されたプログラム装置２ａ
がＣＰＵユニット１と交信する場合を例にとって説明す
る。この場合，まず，プログラム装置２ａはＤＳＲが
“ＯＮ”であるか否かを確認する。そして，ＤＳＲが
“ＯＮ”であれば，ＤＴＲを“ＯＮ”し，さらに，ＤＳ
Ｒが“ＯＮ”であれば，データの送信，受信を実行す
る。送受信が完了したあと，ＤＴＲを“ＯＦＦ”にし
て，交信を終了する。
設Ｉ／Ｆユニット６ａに接続されたプログラム装置２ａ
がＣＰＵユニット１と交信する場合を例にとって説明す
る。この場合，まず，プログラム装置２ａはＤＳＲが
“ＯＮ”であるか否かを確認する。そして，ＤＳＲが
“ＯＮ”であれば，ＤＴＲを“ＯＮ”し，さらに，ＤＳ
Ｒが“ＯＮ”であれば，データの送信，受信を実行す
る。送受信が完了したあと，ＤＴＲを“ＯＦＦ”にし
て，交信を終了する。
【００２８】プログラム装置２ａ〜２ｃの動作は，従来
例と同じであるが，ＤＴＲ，ＤＳＲが排他制御信号発生
回路７ａ〜７ｃによって排他制御信号となる。すなわ
ち，ＣＰＵユニット１のＤＴＲが，排他制御信号発生回
路内７ａ〜７ｃにおいてＣＥＮ（排他制御信号）とＡＮ
Ｄになっているため，ＣＰＵユニット１のＤＴＲが“Ｏ
Ｎ”し，かつ，ＣＥＮも“ＯＮ”することで，増設Ｉ／
Ｆユニット６ａ〜６ｃ内におけるＤＳＲを“ＯＮ”す
る。このＣＥＮは，各増設Ｉ／Ｆユニット６ａ〜６ｃの
排他制御信号発生回路７ａ〜７ｃ相互間においてワイヤ
ードＯＲ接続されており，それぞれは，プログラム装置
２ａ〜２ｃのＤＴＲに接続されている。したがって，例
えば，プログラム装置２ａがＤＴＲを“ＯＮ”するとＣ
ＥＮが“ＯＦＦ”する，と同時に，ＣＰＵユニット１の
ＤＴＲが“ＯＮ”であるなら，プログラム装置２ａのＤ
ＳＲは“ＯＮ”となっている。
例と同じであるが，ＤＴＲ，ＤＳＲが排他制御信号発生
回路７ａ〜７ｃによって排他制御信号となる。すなわ
ち，ＣＰＵユニット１のＤＴＲが，排他制御信号発生回
路内７ａ〜７ｃにおいてＣＥＮ（排他制御信号）とＡＮ
Ｄになっているため，ＣＰＵユニット１のＤＴＲが“Ｏ
Ｎ”し，かつ，ＣＥＮも“ＯＮ”することで，増設Ｉ／
Ｆユニット６ａ〜６ｃ内におけるＤＳＲを“ＯＮ”す
る。このＣＥＮは，各増設Ｉ／Ｆユニット６ａ〜６ｃの
排他制御信号発生回路７ａ〜７ｃ相互間においてワイヤ
ードＯＲ接続されており，それぞれは，プログラム装置
２ａ〜２ｃのＤＴＲに接続されている。したがって，例
えば，プログラム装置２ａがＤＴＲを“ＯＮ”するとＣ
ＥＮが“ＯＦＦ”する，と同時に，ＣＰＵユニット１の
ＤＴＲが“ＯＮ”であるなら，プログラム装置２ａのＤ
ＳＲは“ＯＮ”となっている。
【００２９】また，ＣＥＮを“ＯＦＦ”することによ
り，排他制御信号発生回路７ａ〜７ｃ内においてプログ
ラム装置２ｂ，２ｃのＤＳＲを“ＯＦＦ”することにな
り，排他制御が可能となる。ここで，プログラム装置２
ｂ，２ｃはあらかじめＤＴＲが“ＯＦＦ”状態でＤＳＲ
が“ＯＮ”であるかを確認するため，排他制御信号発生
回路７ａ〜７ｃ内においてＣＥＮとプログラム装置２
ｂ，２ｃからのＤＴＲのＯＲが“ＯＦＦ”となってい
る。また，プログラム装置２ａがＤＴＲを“ＯＦＦ”す
ることにより，ＣＥＮを“ＯＮ”させ，プログラム装置
２ａ〜２ｃのＤＴＲ制御可能状態となる。
り，排他制御信号発生回路７ａ〜７ｃ内においてプログ
ラム装置２ｂ，２ｃのＤＳＲを“ＯＦＦ”することにな
り，排他制御が可能となる。ここで，プログラム装置２
ｂ，２ｃはあらかじめＤＴＲが“ＯＦＦ”状態でＤＳＲ
が“ＯＮ”であるかを確認するため，排他制御信号発生
回路７ａ〜７ｃ内においてＣＥＮとプログラム装置２
ｂ，２ｃからのＤＴＲのＯＲが“ＯＦＦ”となってい
る。また，プログラム装置２ａがＤＴＲを“ＯＦＦ”す
ることにより，ＣＥＮを“ＯＮ”させ，プログラム装置
２ａ〜２ｃのＤＴＲ制御可能状態となる。
【００３０】図４は，上記の例によるプログラム装置２
ａのタイミングチャートを示す。ＤＴＲ，ＤＳＲ，Ｔｘ
Ｄ，ＲｘＤはプログラム装置２ａ側からの信号を示す。
すなわち，ＤＳＲが“ＯＮ”状態のとき（ｔ5 ），ＤＴ
Ｒを“ＯＮ”する（ｔ6 ）と，ＣＥＮを“ＯＦＦ”させ
（ｔ7 ），さらに，ＤＳＲを“ＯＮ”状態に保持する
（ｔ8 ）。その状態において，プログラム装置２ａとＣ
ＰＵユニット１はデータ交信を実行する。データ交信終
了後，ＤＴＲを“ＯＦＦ”させる（ｔ9 ）とＤＳＲが１
度“ＯＦＦ”となる（ｔ10）が，ＣＥＮが“ＯＮ”とな
る（ｔ11）ため，ＤＳＲは再び“ＯＮ”となり
（ｔ12），通信可能状態となる。
ａのタイミングチャートを示す。ＤＴＲ，ＤＳＲ，Ｔｘ
Ｄ，ＲｘＤはプログラム装置２ａ側からの信号を示す。
すなわち，ＤＳＲが“ＯＮ”状態のとき（ｔ5 ），ＤＴ
Ｒを“ＯＮ”する（ｔ6 ）と，ＣＥＮを“ＯＦＦ”させ
（ｔ7 ），さらに，ＤＳＲを“ＯＮ”状態に保持する
（ｔ8 ）。その状態において，プログラム装置２ａとＣ
ＰＵユニット１はデータ交信を実行する。データ交信終
了後，ＤＴＲを“ＯＦＦ”させる（ｔ9 ）とＤＳＲが１
度“ＯＦＦ”となる（ｔ10）が，ＣＥＮが“ＯＮ”とな
る（ｔ11）ため，ＤＳＲは再び“ＯＮ”となり
（ｔ12），通信可能状態となる。
【００３１】図５は，上記動作を概略的に説明したフロ
ーチャートである。すなわち，図５は，プログラム装置
２ａがＣＰＵユニット１と交信するときの，プログラム
装置２ａの動作を示すフローチャートである。ＣＰＵユ
ニット１の電源ＯＮ時の処理およびプログラム装置２の
通信状態に応じたＣＰＵユニット１の通信処理時におけ
る処理は上記従来例において示した図１０，図１１と同
様である。
ーチャートである。すなわち，図５は，プログラム装置
２ａがＣＰＵユニット１と交信するときの，プログラム
装置２ａの動作を示すフローチャートである。ＣＰＵユ
ニット１の電源ＯＮ時の処理およびプログラム装置２の
通信状態に応じたＣＰＵユニット１の通信処理時におけ
る処理は上記従来例において示した図１０，図１１と同
様である。
【００３２】図５に示すように，プログラム装置２ａ
は，ＤＳＲが“ＯＮ”であるか否かを判断し（Ｓ１），
“ＯＦＦ”であると判断した場合には，なんら処理を実
行せずに通信処理を終了させ，“ＯＮ”であれば，ＤＴ
Ｒを“ＯＮ”する（Ｓ２）。次に，再びＤＳＲが“Ｏ
Ｎ”であるか否かを判断し（Ｓ３），“ＯＦＦ”である
と判断した場合には，ｎ回リトライしたか否かを判断し
（Ｓ６），ｎ回リトライしていないと判断した場合に
は，上記ステップＳ３に戻り，反対に，ｎ回リトライし
たと判断した場合には，ＤＴＲを“ＯＦＦ”して（Ｓ
５），通信処理を終了する。また，上記ステップＳ３に
おいて，ＤＳＲが“ＯＮ”であると判断した場合には，
ＣＰＵユニット１に対し，データの送受信を行い（Ｓ
４），データの送受信終了後，ＤＴＲを“ＯＦＦ”し
（Ｓ５），通信処理を終了する。
は，ＤＳＲが“ＯＮ”であるか否かを判断し（Ｓ１），
“ＯＦＦ”であると判断した場合には，なんら処理を実
行せずに通信処理を終了させ，“ＯＮ”であれば，ＤＴ
Ｒを“ＯＮ”する（Ｓ２）。次に，再びＤＳＲが“Ｏ
Ｎ”であるか否かを判断し（Ｓ３），“ＯＦＦ”である
と判断した場合には，ｎ回リトライしたか否かを判断し
（Ｓ６），ｎ回リトライしていないと判断した場合に
は，上記ステップＳ３に戻り，反対に，ｎ回リトライし
たと判断した場合には，ＤＴＲを“ＯＦＦ”して（Ｓ
５），通信処理を終了する。また，上記ステップＳ３に
おいて，ＤＳＲが“ＯＮ”であると判断した場合には，
ＣＰＵユニット１に対し，データの送受信を行い（Ｓ
４），データの送受信終了後，ＤＴＲを“ＯＦＦ”し
（Ｓ５），通信処理を終了する。
【００３３】上記実施例にあっては，データの送受信に
ついて説明したが，制御コマンドのハンドシェイクのみ
でもよく，Ｎ台のプログラム装置が１台のＣＰＵユニッ
トに対して接続され，かつ，同時に１台のみ交信する場
合であれば，交信の種類は問わない。
ついて説明したが，制御コマンドのハンドシェイクのみ
でもよく，Ｎ台のプログラム装置が１台のＣＰＵユニッ
トに対して接続され，かつ，同時に１台のみ交信する場
合であれば，交信の種類は問わない。
【００３４】
【発明の効果】以上のように，この発明に係るプログラ
マブルコントローラによれば，バス延長され，かつ，分
散された増設部に，それぞれプログラム装置を接続し，
接続された複数のプログラム装置が相互に排他制御信号
発生手段から出力される排他制御信号に基づいて排他制
御されながら１台のＣＰＵユニットと交信するため，プ
ログラムのデバッグや保守の効率を上げ，全体的な作業
効率を飛躍的に向上させることができる。
マブルコントローラによれば，バス延長され，かつ，分
散された増設部に，それぞれプログラム装置を接続し，
接続された複数のプログラム装置が相互に排他制御信号
発生手段から出力される排他制御信号に基づいて排他制
御されながら１台のＣＰＵユニットと交信するため，プ
ログラムのデバッグや保守の効率を上げ，全体的な作業
効率を飛躍的に向上させることができる。
【００３５】また，プログラマブルコントローラの排他
制御交信方法によれば，バス延長され，かつ，分散され
た増設部に，それぞれプログラム装置を接続し，接続さ
れた複数のプログラム装置が相互に排他制御されながら
１台のＣＰＵユニットと交信するため，プログラムのデ
バッグや保守の効率を向上させることができる。
制御交信方法によれば，バス延長され，かつ，分散され
た増設部に，それぞれプログラム装置を接続し，接続さ
れた複数のプログラム装置が相互に排他制御されながら
１台のＣＰＵユニットと交信するため，プログラムのデ
バッグや保守の効率を向上させることができる。
【図１】この発明に係るプログラマブルコントローラの
概略的なシステム構成を示すブロック図である。
概略的なシステム構成を示すブロック図である。
【図２】この発明に係るプログラム装置，増設Ｉ／Ｆユ
ニット，ＣＰＵユニットの接続状態を示すブロック図で
ある。
ニット，ＣＰＵユニットの接続状態を示すブロック図で
ある。
【図３】図２に示した排他制御信号発生回路の概略構成
を示す回路図である。
を示す回路図である。
【図４】この発明に係るプログラム装置の交信時におけ
るタイミングを示すタイミングチャートである。
るタイミングを示すタイミングチャートである。
【図５】この発明に係るプログラマブルコントローラの
排他制御交信動作を示すフローチャートである。
排他制御交信動作を示すフローチャートである。
【図６】従来におけるプログラマブルコントローラの概
略的なシステム構成を示すブロック図である。
略的なシステム構成を示すブロック図である。
【図７】従来におけるプログラム装置，ＣＰＵユニット
の接続状態を示すブロック図である。
の接続状態を示すブロック図である。
【図８】従来におけるプログラム装置の交信時における
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図９】従来におけるプログラム装置の通信処理動作を
示すフローチャートである。
示すフローチャートである。
【図１０】従来におけるＣＰＵユニットの電源ＯＮ動作
を示すフローチャートである。
を示すフローチャートである。
【図１１】従来におけるＣＰＵユニットの通信処理動作
を示すフローチャートである。
を示すフローチャートである。
１ ＣＰＵユニット ２ａ〜２ｃ プログラム装置 ３ 通信ケーブル ４ 入出力ユニットあるいは特殊機能ユニット ５ 増設ケーブル ６ａ〜６ｃ 増設Ｉ／Ｆユニット ７ 排他制御信号発生回路
Claims (3)
- 【請求項１】 プログラマブルコントローラを制御する
ＣＰＵを有する基本部すなわちＣＰＵユニットと，前記
ＣＰＵユニットに対してプログラムのダウンロード，ア
ップロードあるいはモニタを行うプログラム装置と，前
記基本部とバスにより接続されている入出力ユニットあ
るいは特殊機能ユニットから構成される少なくとも１つ
の増設部とからなるプログラマブルコントローラにおい
て，前記基本部および増設部それぞれにプログラム装置
を接続するバス延長手段と，前記バス延長手段に対して
排他制御信号を発生させる排他制御信号発生手段とを具
備し， 各プログラム装置は，データセットレディ信号がＯＮで
あると判断した場合に，データターミナルレディ信号を
ＯＮし，前記排他制御信号発生手段を制御することによ
り他のプログラム装置に対して排他制御を行い， その後，再度，前記データセットレディ信号がＯＮか否
かを判断し，ＯＮであると判断した場合には，前記ＣＰ
Ｕユニットに対してデータの送受信を行い， 一方，ＯＮでないと判断した場合には，データの送受信
を行わずに，前記データターミナルレディ信号をＯＦＦ
することを特徴とするプログラマブルコントローラ。 - 【請求項２】 プログラマブルコントローラにおける各
プログラム装置のデータセットレディ信号がＯＮか否か
を判断し，ＯＮであると判断した場合には，前記プログ
ラム装置のデータターミナルレディ信号をＯＮし，その
後，再度，前記データセットレディ信号がＯＮか否かを
判断し，ＯＮではないと判断した場合には，さらに，リ
トライｎ回実行したか否かを判断し，リトライｎ回実行
したと判断した場合には，データの送受信を実行せず
に，前記データターミナルレディ信号をＯＦＦすること
を特徴とするプログラマブルコントローラの排他制御交
信方法。 - 【請求項３】 前記再度の判断において，前記データセ
ットレディ信号がＯＮでないと判断した場合には， さらに，リトライをｎ回実行したか否かを判断し，リト
ライをｎ回実行したのであれば，データの送受信を行わ
ずに，前記データターミナルレディ信号をＯＦ Ｆするこ
とを特徴とする請求項１記載のプログラマブルコントロ
ーラ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338340A JP2905075B2 (ja) | 1993-12-28 | 1993-12-28 | プログラマブルコントローラおよびその排他制御交信方法 |
| KR1019940037382A KR0146623B1 (ko) | 1993-12-28 | 1994-12-27 | 프로그래머블콘트롤러 및 그 배타제어교신방법 |
| GB9426283A GB2285324B (en) | 1993-12-28 | 1994-12-28 | Programmable controller and exclusive control communicating method therefor |
| DE4446958A DE4446958A1 (de) | 1993-12-28 | 1994-12-28 | Programmierbare Steuerung und zugehöriges Kommunikationsverfahren mit exklusiver Steuerung |
| US08/643,608 US5712781A (en) | 1993-12-28 | 1996-05-06 | Programmable controller and exclusive control communicating method therefor |
| US08/859,364 US5774354A (en) | 1993-12-28 | 1997-05-20 | Programmable controller and exclusive control communicating method therefor |
| HK98110343A HK1009656A1 (en) | 1993-12-28 | 1998-09-01 | Programmable controller and exclusive control communicating method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338340A JP2905075B2 (ja) | 1993-12-28 | 1993-12-28 | プログラマブルコントローラおよびその排他制御交信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07200010A JPH07200010A (ja) | 1995-08-04 |
| JP2905075B2 true JP2905075B2 (ja) | 1999-06-14 |
Family
ID=18317238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5338340A Expired - Lifetime JP2905075B2 (ja) | 1993-12-28 | 1993-12-28 | プログラマブルコントローラおよびその排他制御交信方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5712781A (ja) |
| JP (1) | JP2905075B2 (ja) |
| KR (1) | KR0146623B1 (ja) |
| DE (1) | DE4446958A1 (ja) |
| GB (1) | GB2285324B (ja) |
| HK (1) | HK1009656A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395743B1 (ko) * | 1995-10-27 | 2003-11-28 | 삼성중공업 주식회사 | 분산제어시스템과하이브레인프로그래머블로직컨트롤러의인터페이스방법 |
| ID26398A (id) | 1998-03-16 | 2000-12-21 | Jazio Inc | Pensinyalan kecepatan tinggi untuk antar-muka sirkuit vlsi cmos |
| US6160423A (en) * | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
| US6327205B1 (en) | 1998-03-16 | 2001-12-04 | Jazio, Inc. | Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate |
| US7123660B2 (en) * | 2001-02-27 | 2006-10-17 | Jazio, Inc. | Method and system for deskewing parallel bus channels to increase data transfer rates |
| DE10142516B4 (de) * | 2001-08-30 | 2005-04-14 | Fresenius Medical Care Deutschland Gmbh | Medizinisches Gerät mit automatisierter Datenaktualisierung |
| US7117282B1 (en) * | 2004-04-26 | 2006-10-03 | Dgi Creations, Llc | Method and apparatus for active isolation of communications ports |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161844A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | 通信制御装置の制御方式 |
| US4876664A (en) * | 1987-08-26 | 1989-10-24 | Allen-Bradley Company, Inc. | Programmable controller with a dual intermodule message system |
| CA1314965C (en) * | 1988-03-01 | 1993-03-23 | Gerald Molnar | Data interface for telephone system |
| JPH02196315A (ja) * | 1989-01-26 | 1990-08-02 | Matsushita Electric Works Ltd | シーケンサのｉ／ｏバッファ |
| JPH02196306A (ja) * | 1989-01-26 | 1990-08-02 | Matsushita Electric Works Ltd | シーケンサ |
| JPH02208704A (ja) * | 1989-02-09 | 1990-08-20 | Sharp Corp | プログラマブルコントローラのｉ／ｏバス拡張装置 |
| JP2534765B2 (ja) * | 1989-02-23 | 1996-09-18 | シャープ株式会社 | プログラマブルコントロ―ラにおけるｉ／ｏバス拡張装置 |
| US5029168A (en) * | 1989-02-27 | 1991-07-02 | Acer Incorporated | Multiplexing communication card and scanning method for run-in testing |
| JPH0357053A (ja) * | 1989-07-25 | 1991-03-12 | Nec Corp | 通信処理装置のダウンロード制御方式 |
| JPH047938A (ja) * | 1990-04-25 | 1992-01-13 | Matsushita Electric Ind Co Ltd | 排他制御型通信機能付き電子機器およびその機器を用いた通信システム |
| JPH0420753A (ja) * | 1990-05-16 | 1992-01-24 | Hitachi Ltd | 多元冷凍装置 |
| JPH0423539A (ja) * | 1990-05-18 | 1992-01-27 | Fujitsu Ltd | 伝送装置集中状態管理方式 |
| US5149945A (en) * | 1990-07-05 | 1992-09-22 | Micro Card Technologies, Inc. | Method and coupler for interfacing a portable data carrier with a host processor |
| JPH0779346B2 (ja) * | 1990-08-31 | 1995-08-23 | 株式会社シーエーティブイ基盤技術研究所 | 選択式同報通信方式 |
| US5313642A (en) * | 1990-10-03 | 1994-05-17 | Seagull Scientific Systems, Inc. | Power interface for peripheral devices |
| JPH04207539A (ja) * | 1990-11-30 | 1992-07-29 | Honda Motor Co Ltd | 通信手段 |
| US5347545A (en) * | 1991-01-25 | 1994-09-13 | Fujitsu Limited | Multi-terminal communication equipment for smoothly and correctly communicating data between a plurality of terminal equipments |
| US5349685A (en) * | 1992-05-05 | 1994-09-20 | The United States Of America As Represented By The Secretary Of The Navy | Multipurpose bus interface utilizing a digital signal processor |
-
1993
- 1993-12-28 JP JP5338340A patent/JP2905075B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-27 KR KR1019940037382A patent/KR0146623B1/ko not_active IP Right Cessation
- 1994-12-28 DE DE4446958A patent/DE4446958A1/de not_active Withdrawn
- 1994-12-28 GB GB9426283A patent/GB2285324B/en not_active Expired - Fee Related
-
1996
- 1996-05-06 US US08/643,608 patent/US5712781A/en not_active Expired - Fee Related
-
1997
- 1997-05-20 US US08/859,364 patent/US5774354A/en not_active Expired - Fee Related
-
1998
- 1998-09-01 HK HK98110343A patent/HK1009656A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950020209A (ko) | 1995-07-24 |
| GB2285324A (en) | 1995-07-05 |
| JPH07200010A (ja) | 1995-08-04 |
| KR0146623B1 (ko) | 1998-12-01 |
| GB9426283D0 (en) | 1995-02-22 |
| DE4446958A1 (de) | 1995-06-29 |
| US5712781A (en) | 1998-01-27 |
| HK1009656A1 (en) | 1999-06-04 |
| GB2285324B (en) | 1998-05-06 |
| US5774354A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2905075B2 (ja) | プログラマブルコントローラおよびその排他制御交信方法 | |
| US4977499A (en) | Method and apparatus for commanding operations on a computer network | |
| JPH06290140A (ja) | 不平衡型と平衡型の間のｓｃｓｉトランスレータ | |
| JP2743780B2 (ja) | 分散処理装置 | |
| JP3352101B2 (ja) | シーケンスコントローラ及びインターフェース方法 | |
| JP2709720B2 (ja) | 数値制御装置とその周辺機器との回線接続方式 | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JP3876574B2 (ja) | モータ制御機器 | |
| JPH01147939A (ja) | ロボット制御方式 | |
| JPS6329862A (ja) | デ−タ通信システム | |
| JPH04142648A (ja) | データ転送処理方式 | |
| JPH01118903A (ja) | Ｎｃ装置 | |
| JPH03251903A (ja) | プログラマブルコントローラのインタフェースモデュール | |
| JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS6353666A (ja) | コンピユ−タシステムの周辺制御装置 | |
| KR19980053218A (ko) | 입력 디바이스의 우선 순위 결정 회로 | |
| JPH04218803A (ja) | 制御装置 | |
| JPS60239151A (ja) | プログラマブルコントロ−ラのリング型ネツトワ−ク方式 | |
| JPS58197538A (ja) | 端末制御装置 | |
| JPH0441365B2 (ja) | ||
| JPH01297591A (ja) | システム時計の設定処理方式 | |
| JPH01161472A (ja) | マルチプロセツサシステム | |
| JPH04211805A (ja) | プログラマブルコントローラ |