JP2534765B2 - プログラマブルコントロ―ラにおけるｉ／ｏバス拡張装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラマブルコントローラにおいて、ア
ドレスポインタ方式のI/Oバスを拡張してI/Oユニットを
増設するためのI/Oバス拡張装置に関するものである。

〔従来の技術〕

プログラマブルコントローラは、ユーザが作成したラ
ダープログラムに基づいてマイクロプログラムが各種外
部機器のシーケンシャル制御を行うコンピュータ装置で
ある。このため、プログラマブルコントローラは、CPU
を内蔵したコントロールユニットと、外部機器とのイン
ターフェースとなるI/Oユニットとを有し、このコント
ロールユニットとI/Oユニットとの間がI/Oバスを介して
接続されている。

このようなプログラマブルコントローラには、上記I/
Oバスとして、アドレスアポインタ方式のI/Oバスを使用
したものがある。このアドレスポインタ方式のI/Oバス
を第３図に基づいて説明する。

CPU11と各I/Oユニット12〜14とを接続するI/Oバス
は、データバス16と入出力コンデション信号バス17と入
出力コントロール信号バス18とによって構成されてい
る。そして、この入出力コンデション信号バス17は、イ
ンコンデション信号線17a及びアウトコンデション信号
線17bからなる。また、入出力コントロール信号バス18
は、アドレスポインタ信号線18a、ストローブ信号線18b
及びアドレスポインタリセット信号線18c並びに図示し
ないデータライト信号線等からなる。

上記構成においてCPU11がアドレスポインタ信号線18a
にアドレスポインタを発し、引き続いてストローブ信号
線18bにストローブ信号を発すると、CPU11に最も近いI/
Oユニット12〜14である入力ユニット12がまずこのアド
レスポインタを受け取る。そして、さらにCPU11がスト
ローブ信号を発すると、アドレスポインタは、次のI/O
ユニット12〜14である入力ユニット13に移動する。従っ
て、CPU11がアドレスポインタを発した後に順次ストロ
ーブ信号を発することにより、このアドレスポインタが
各I/Oユニット12〜14を順に移動することになる。ま
た、このアドレスポインタを受け取った各I/Oユニット1
2〜14は、データバス16へのアクセス権を獲得したこと
になる。

上記のようにしてアドレスポインタを受け取った各I/
Oユニット12〜14は、自身が入力状態である場合にはイ
ンコンデション信号線17aにインコンデションを発し、
出力状態である場合にはアウトコンデション信号線17b
にアウトコンデションを発する。すると、CPU11は、イ
ンコンデションであるか又はアウトコンデションである
かを見て、データバス16を介しそのI/Oユニット12〜14
との間でデータのリード／ライト作業を行う。そして、
そのI/Oユニット12〜14とのリード／ライト作業を完了
すると、CPU11は、前記のようにストローブ信号を発し
てアドレスポインタを次のI/Oユニット12〜14に移動さ
せることになる。

以上のようにして全てのI/Oユニット12〜14とのI/Oデ
ータ転送処理が完了し、インコンデションもアウトコン
デションも発せられなくなると、CPU11は、アドレスポ
インタリセット信号線18cにアドレスポインタリセット
信号を発してアドレスポインタをリセットする。

このようにして各I/Oユニット12〜14とのI/Oデータ転
送処理を行うアドレスポインタ方式のI/Oバスを拡張す
る場合、従来は、データバス16、入出力コンデション信
号バス17及び入出力コントロール信号バス18を新たなI/
Oバスにそのまま接続することにより延長していた。

〔発明が解決しようとする課題〕

ところが、このようにしてI/Oバスを拡張し伝送経路
を長くすると、CPU11や各I/Oユニット12〜14のバスバッ
ファの能力により信号レベルが低下し、また、外来ノイ
ズの影響も受け易くなるので、システムの動作が不安定
になるという問題点が生じていた。

〔課題を解決するための手段〕

本発明に係るプログラマブルコントローラにおけるI/
Oバス拡張装置は、上記課題を解決するために、I/Oデー
タの転送のためのデータバスと、各I/Oユニットのうち
アドレスポインタを保持しているI/Oユニットの入出力
の種別をCPUに通知するための入出力コンデション信号
バスと、CPUから各I/Oユニットにアドレスポインタを送
るための入出力コントロール信号バスとからなるアドレ
スポインタ方式のI/Oバスを基本I/O側から拡張I/O側に
延長するプログラマブルコントローラにおいて、拡張I/
O側に入出力コンデション信号バス上にインコンデショ
ンが発せられた場合に基本I/O側向きに方向を切り換え
る一方拡張I/O側の入出力コンデション信号バス上にイ
ンコンデションが発せられない場合に拡張I/O側向きに
方向を切り換える双方向バスバッファを介して基本I/O
側と拡張I/O側のデータバスが接続され、基本I/O側向き
の第１バスバッファを介して基本I/O側と拡張I/O側の入
出力コンデション信号バスが接続され、かつ拡張I/O側
向きの第２バスバッファを介して基本I/O側と拡張I/O側
の入出力コントロール信号バスが接続されると共に、入
出力コントロール信号バス上を移動するアドレスポイン
タが基本I/O側にある間は上記第１バスバッファを高イ
ンピーダンス状態とする一方アドレスポインタが拡張I/
O側にある間は上記第１バスバッファを伝送状態とする
バスバッファ制御手段が設けられたことを特徴としてい
る。

〔作 用〕

入出力コントロール信号バス上のアドレスポインタ
は、まず基本I/O側の各I/Oユニットを移動する。そし
て、基本I/O側のI/Oユニットを全て移動し終えると、次
に第２バスバッファを介して拡張I/O側に移行し、この
拡張I/O側の各I/Oユニットを移動することになる。

アドレスポインタを受け取った基本I/O側のI/Oユニッ
トは、自身が入力状態にある場合にはインコンデション
を入出力コンデション信号バス上に発し、出力状態であ
る場合にはアウトコンデションを入出力コンデション信
号バス上に発する。すると、CPUがこのインコンデショ
ン又はアウトコンデションを見て、データバスを介しそ
のI/Oユニットとの間のリード／ライト処理を行う。

また、拡張I/O側のI/Oユニットがアドレスポインタを
受け取った場合にも、このI/Oユニットは、自身の入出
力状態に応じて拡張I/O側の入出力コンデション信号バ
ス上にインコンデション又はアウトコンデションを発す
る。この拡張I/O側の入出力コンデション信号バス上の
インコンデション及びアウトコンデションは、第１バス
バッファを介して基本I/O側の入出力コンデション信号
バス上に移行する。また、基本I/O側と拡張I/O側のデー
タバスを接続する双方向バスバッファは、拡張I/O側の
入出力コンデション信号バス上にインコンデションが発
せられた場合に、基本I/O側向きに方向が切り換わる。
従って、CPUは、入出力コンデション信号バス上のイン
コンデション又はアウトコンデションを見て、基本I/O
側のデータバス、双方向バスバッファ及び拡張I/O側の
データバスを介し、拡張I/O側の各I/Oユニットとの間の
リード／ライト処理を行うことができるようになる。

ここで、バスバッファ制御手段は、入出力コントロー
ル信号バス上を移動するアドレスポインタが基本I/O側
にある間、上記入出力コンデション信号バスを接続する
第１バスバッファを高インピーダンス状態とし、この入
出力コンデション信号バスの拡張I/O側を切り離された
状態とする。また、データバスを接続する双方向バスバ
ッファは、拡張I/O側の入出力コンデション信号バス上
にインコンデションが発生せられた場合以外には、拡張
I/O側向きとなる。従って、基本I/O側の各I/Oユニット
がアクセスを行っている場合、この基本I/O側における
入出力コンデション信号バス上のインコンデションやア
ウトコンデション及びデータバス上のデータにこれらの
バスバッファの出力が干渉するようなことがなくなる。

以上の結果、プログラマブルコントローラは、I/Oバ
スを基本側から拡張側に拡張し、拡張I/O側にさらにI/O
ユニットを増設することができるようになる。そして、
拡張されたI/Oバスは、基本I/O側との間でそれぞれバス
バッファを介して接続されるので、伝送経路の延長によ
る信号レベルの低下や外来ノイズの影響の増大を防止す
ることができる。

〔実施例〕

本発明の一実施例を第１図及び第２図に基づいて説明
すれば、以下の通りである。なお、説明の便宜上、前記
第３図に示したものと同一の機能を有する構成部材に
は、同じ符号を付記する。

本実施例では、I/Oユニット12〜14を接続した基本I/O
側（CPU11側）のI/Oバスに、I/Oユニット22・23を増設
するための拡張I/O側のI/Oバスを接続した例を示す。

I/Oユニット12〜14及びI/Oユニット22・23のうち、入
力ユニット12・13・22は、図示しない入力用の外部機器
に接続する入力インターフェースであり、出力ユニット
14・23は、図示しない出力用の外部機器に接続する出力
インターフェースである。

CPU11と各I/Oユニット12〜14とを接続する基本I/O側
のI/Oバスは、データバス16と入出力コンデション信号
バス17と入出力コントロール信号バス18とによって構成
されている。そして、この入出力コンデション信号バス
17は、インコンデション信号線17a及びアウトコンデシ
ョン信号線17bからなる。また、入出力コントロール信
号バス18は、アドレスポインタ信号線18a、ストローブ
信号線18b及びアドレスポインタリセット信号線18c並び
に図示しないデータライト信号線等からなる。

各I/Oユニット22・23を接続する拡張I/O側のI/Oバス
は、データバス26と入出力コンデション信号バス27と入
出力コントロール信号バス28とによって構成されてい
る。そして、この入出力コンデション信号バス27は、イ
ンコンデション信号線27a及びアウトコンデション信号
線27bからなる。また、入出力コントロール信号バス28
は、アドレスポインタ信号線28a、ストローブ信号線28b
及びアドレスポインタリセット信号線28c並びに図示し
ないデータライト信号線等からなる。

上記データバス16・26は、CPU11が各I/Oユニット12〜
14及び各I/Oユニット22・23との間でリード／ライト処
理を行う際にデータを双方向に伝送するバスである。上
記入出力コンデション信号バス17・27におけるインコン
デション信号線17a・27aは、入力ユニット12・13・22が
自身の入力状態をCPU11に通知する際に、ローレベルの
インコンデションを発する信号線である。また、この入
出力コンデション信号バス17・27におけるアウトコンデ
ション信号線17b・27bは、出力ユニット14・23が自身の
出力状態をCPU11に通知する際に、ローレベルのアウト
コンデションを発する信号線である。上記入出力コント
ロール信号バス18・28におけるアドレスポインタ信号線
18a・28aは、CPU11が発するアドレスポインタを各I/Oユ
ニット12〜14及び各I/Oユニット22・23に順次伝送する
ための信号線であり、このアドレスポインタを受け取っ
たI/Oユニット12〜14又はI/Oユニット22・23の出力側の
みがハイレベルとなる。また、この入出力コントロール
信号バス18・28におけるストローブ信号線18b・28bは、
CPU11が発するパルス状のストローブ信号を各I/Oユニッ
ト12〜14及び各I/Oユニット22・23に伝送するための信
号線である。さらに、この入出力コントロール信号バス
18・28におけるアドレスポインタリセット信号線18c・2
8cは、CPU11が発するパルス状のアドレスポインタリセ
ット信号を各I/Oユニット12〜14及びI/Oユニット22・23
に伝送するための信号線である。

基本I/O側のデータバス16と拡張I/O側のデータバス26
とは、双方向バスバッファ31を介して接続されている。
この双方向バスバッファ31は、双方向ゲート列を介して
データバス16・26の各信号線をそれぞれ互いに接続した
ものであり、制御信号のレベルによって信号の伝送方向
を切り換えることができるようになっている。即ち、こ
の制御信号がローレベルの場合には、データが拡張I/O
側から基本I/O側に伝送されるようになる。そして、こ
の双方向バスバッファ31の制御信号入力には、拡張I/O
側の入出力コンデション信号バス27におけるインコンデ
ション信号線27aが接続されている。

また、基本I/O側の入出力コンデション信号バス17と
拡張I/O側の入出力コンデション信号バス27とは、第１
バスバッファとしての入力用バスバッファ32を介して接
続されている。この入力用バスバッファ32は、３状態ゲ
ート列を介して、入出力コンデション信号バス27のイン
コンデション信号線27aとアウトコンデション信号線27b
とを入出力コンデション信号バス17のインコンデション
信号線17aとアウトコンデション信号線17bとにそれぞれ
接続したものであり、拡張I/O側から基本I/O側に信号を
伝送するようになっている。また、この入力用バスバッ
ファ32は、制御信号をローレベルとすることにより３状
態ゲート列が高インピーダンス状態となり、上記接続を
切り離すことができるようになっている。この入力用バ
スバッファ32の制御信号入力に接続される信号線につい
ては、後に説明する。

さらに、基本I/O側の入出力コントロール信号バス18
と拡張I/O側の入出力コントロール信号バス28とは、第
２バスバッファとしての出力用バスバッファ33を介して
接続されている。この出力用バスバッファ33は、バッフ
ァを介して、入出力コントロール信号バス18のアドレス
ポインタ信号線18aとストローブ信号線18bとアドレスポ
インタリセット信号線18cとを入出力コントロール信号
バス28のアドレスポインタ信号線28aとストローブ信号
線28bとアドレスポインタリセット信号線28cとにそれぞ
れ接続したものであり、基本I/O側から拡張I/O側に信号
を伝送するようになっている。

上記バスバッファ31・32・33の各ゲート列は、信号を
伝送方向にそのまま伝送すると共に、信号レベルの低下
を補正し、外来ノイズを除去する働きがある。

基本I/O側の入出力コントロール信号バス18における
アドレスポインタ信号線18a上のアドレスポインタ、ス
トローブ信号線18b上のストローブ信号及びアドレスポ
インタリセット信号線18c上のアドレスポインタリセッ
ト信号は、それぞれバスバッファ制御回路34にも入力さ
れるようになっている。そして、このバスバッファ制御
回路34の出力信号線35が上記入力用バスバッファ32の制
御信号入力に接続されている。

このバスバッファ制御回路34は、第２図に示すよう
に、Ｄ型フリップフロップ回路34aとホールド回路34bと
からなる。Ｄ型フリップフロップ回路34aは、データ入
力Ｄの信号レベルをクロック入力CKのパルスによってラ
ッチし、これを出力Ｑから出力するフリップフロップ回
路である。また、ホールド回路34bは、プリセット入力P
Rが一旦ハイレベルになると、以降はこのプリセット入
力がローレベルに戻った後も出力Ｑからハイレベルを出
力し続ける回路であり、フリップフロップ回路によって
構成することができる。

入出力コントロール信号バス18におけるアドレスポイ
ンタ信号線18aは、上記Ｄ型フリップフロップ回路34aの
データ入力Ｄに接続され、ストローブ信号線18bは、Ｄ
型フリップフロップ回路34aのクロック入力CKに接続さ
れている。このＤ型フリップフロップ回路34aの出力Ｑ
は、ホールド回路34bのプリセット入力PRに接続してい
る。そして、このホールド回路34bの出力Ｑがバスバッ
ファ制御回路34の出力信号線35を介して入力用バスバッ
ファ32の制御入力に接続されることになる。

また、入出力コントロール信号バス18におけるアドレ
スポインタリセット信号線18cは、Ｄ型フリップフロッ
プ回路34及びホールド回路34bのクリア入力CLRに接続さ
れている。Ｄ型フリップフロップ回路34a及びホールド
回路34bは、このクリア入力CLRにパルスが入力される
と、共に出力Ｑがローレベルに戻ることになる。

なお、上記バスバッファ制御回路34は、他のロジック
回路やPLD［programmable logic device］等によって
も、同様な回路を実現することができる。

上記のように構成されたプログラマブルコントローラ
の動作を説明する。

CPU11がアドレスポインタ信号線18aにアドレスポイン
タを発し、引き続いてストローブ信号線18bにストロー
ブ信号を発すると、CPU11に最も近い入力ユニット12が
まずこのアドレスポインタを受け取る。そして、さらに
CPU11がストローブ信号を発すると、アドレスポインタ
は、次の入力ユニット13に移動し、次のストローブ信号
でさらに出力ユニット14に移動する。従って、CPU11が
アドレスポインタを発した後に順次ストローブ信号を発
することにより、このアドレスポインタが各I/Oユニッ
ト12〜14を順に移動することになる。このアドレスポイ
ンタを受け取った各I/Oユニット12〜14は、データバス1
6へのアクセス権を獲得したことになる。

上記のようにしてアドレスポインタを受け取った各I/
Oユニット12〜14は、自身が入力状態である場合にはイ
ンコンデション信号線17aにインコンデションを発し、
出力状態である場合にはアウトコンデション信号線17b
にアウトコンデションを発する。すると、CPU11は、イ
ンコンデションであるか又はアウトコンデションである
かを見て、データバス16を介しそのI/Oユニット12〜14
との間でデータのリード／ライト処理を行う。そして、
そのI/Oユニット12〜14とのリード／ライト処理を完了
すると、CPU11は、前記のようにストローブ信号を発し
てアドレスポインタを次のI/Oユニット12〜14に移動さ
せることになる。

上記のようにアドレスポインタが基本I/O側のI/Oユニ
ット12〜14のいずれかにある間は、拡張I/O側のインコ
ンデション信号線27aが常にハイレベルとなるので、双
方向バスバッファ31は拡張I/O側向きとなる。従って、
この双方向バスバッファ31の出力が基本I/O側における
データバス16上のデータに干渉することはない。

また、バスバッファ制御回路34の出力信号線35も常に
ローレベルとなるので、入力用バスバッファ32は、高イ
ンピーダンス状態となって、拡張I/O側の入出力コンデ
ション信号バス27を基本I/O側から切り離すことにな
る。ここで、アドレスポインタが基本I/O側のI/Oユニッ
ト12〜14のいずれかにある間に入力用バスバッファ32が
入出力コンデション信号バス17にハイレベルを出力する
ように構成すると、各I/Oユニット12〜14が出力するロ
ーレベルのインコンデション又はアウトコンデションに
干渉し、正常な動作ができなくなる。このため、入力用
バスバッファ32を上記のように高インピーダンス状態と
して、拡張I/O側の入出力コンデション信号バス27を基
本I/O側から切り離すようにしている。

この結果、CPU11が基本I/O側のI/Oユニット12〜14とI
/Oデータ転送処理を行っている間は、拡張I/O側のデー
タバス26が出力用となり入出力コンデション信号バス27
も切り離される。

CPU11が出力ユニット14のデータライト処理を完了し
て再度ストローブ信号を発すると、拡張I/O側の入力ユ
ニット22が出力用バスバッファ33を介してアドレスポイ
ンタを受け取ることになる。また、バスバッファ制御回
路34では、Ｄ型フリップフロップ回路34aがこのストロ
ーブ信号によりアドレスポインタのハイレベルをラッチ
し、これをホールド回路34bが保持して出力信号線35か
ら出力することになる。すると、これ以降は入力用バス
バッファ32が信号の伝送状態となるので、入力ユニット
22からインコンデション信号線27a上に発せられたイン
コンデションが基本I/O側のインコンデション信号線17a
上に移行可能となる。そして、このインコンデション信
号線27a上のローレベルのインコンデションにより、双
方向バスバッファ31が基本I/O側向きに伝送可能とな
る。従って、CPU11は、データバス16・26を介してこの
拡張I/O側の入力ユニット22との間でデータリード処理
を行うことができるようになる。

また、CPU11が入力ユニット22のデータリード処理を
完了してさらにストローブ信号を発すると、出力ユニッ
ト23がアドレスポインタを受け取ることになり、アウト
コンデション信号線27bに発せられたアウトコンデショ
ンもアウトコンデション信号線17bに移行する。また、
この際、インコンデション信号線27aがハイレベルに戻
るので、双方向バスバッファ31が拡張I/O側向きとな
る。従って、CPU11は、データバス16・26を介してこの
出力ユニット23との間でデータライト処理を行うことが
できるようになる。

なお、I/Oユニット12〜14は、通常入出力コンデショ
ン信号バス17への出力がオープンコレクタ接続となり抵
抗でプルアップしているので、これら基本I/O側の各I/O
ユニット12〜14が入出力コンデション信号バス17上に出
力するハイレベルが信号の伝送状態となった入力用バス
バッファ32の出力に干渉するおそれは生じない。

以上のようにして全てのI/Oユニット12〜14及びI/Oユ
ニット22・23とのI/Oデータ転送処理が完了し、インコ
ンデションもアウトコンデションも発せられなくなる
と、CPU11は、アドレスポインタリセット信号線18cにア
ドレスポインタリセット信号を発してアドレスポインタ
をリセットする。また、このアドレスポインタリセット
信号によりバスバッファ制御回路34の出力信号線35もロ
ーレベルに戻るので、入力用バスバッファ32は、再び拡
張I/O側の入出力コンデション信号バス27を切り離すこ
とになる。

上記の結果、プログラマブルコントローラは、I/Oバ
スを基本側から拡張側に延長し、拡張I/O側にさらにI/O
ユニット22・23を増設することができるようになる。そ
して、拡張されたI/Oバスは、基本I/O側との間でそれぞ
れバスバッファ31・32・33を介して接続されるので、伝
送経路の延長による信号レベルの低下や外来ノイズの影
響の増大を防止することができる。

〔発明の効果〕

本発明に係るプログラマブルコントローラにおけるI/
Oバス拡張装置は、以上のように、I/Oデータの転送のた
めのデータバスと、各I/Oユニットのうちアドレスポイ
ンタを保持しているI/Oユニットの入出力の種別をCPUに
通知するための入出力コンデション信号バスと、CPUか
ら各I/Oユニットにアドレスポインタを送るための入出
力コントロール信号バスとからなるアドレスポインタ方
式のI/Oバスを基本I/O側から拡張I/O側に延長するプロ
グラマブルコントローラにおいて、拡張I/O側の入出力
コンデション信号バス上にインコンデションが発せられ
た場合に基本I/O側向きに方向を切り換える一方拡張I/O
側の入出力コンデション信号バス上にインコンデション
が発せられない場合に拡張I/O側向きに方向を切り換え
る双方向バスバッファを介して基本I/O側と拡張I/O側の
データバスが接続され、基本I/O側向きの第１バスバッ
ファを介して基本I/O側と拡張I/O側の入出力コンデショ
ン信号バスが接続され、かつ拡張I/O側向きの第２バス
バッファを介して基本I/O側と拡張I/O側の入出力コント
ロール信号バスが接続されると共に、入出力コントロー
ル信号バス上を移動するアドレスポインタが基本I/O側
にある間は上記第１バスバッファを高インピーダンス状
態とする一方アドレスポインタが拡張I/O側にある間は
上記第１バスバッファを伝送状態とするバスバッファ制
御手段が設けられた構成をなしている。

これにより、プログラマブルコントローラは、I/Oバ
スを基本側から拡張側に拡張し、拡張I/O側にさらにI/O
ユニットを増設することができるようになる。そして、
拡張されたI/Oバスは、基本I/O側との間でそれぞれバス
バッファを介して接続される。また、インコンディショ
ンを利用して双方向バスバッファの伝送方向を切り換え
るので、簡素な構成で伝送制御が可能になる。

従って、本発明によってアドレスポインタ方式のI/O
バスを拡張すれば、伝送経路を延長したことによる信号
レベルの低下や外来ノイズの影響の増大を防止できるの
で、簡素な構成でシステムの安定動作を確保することが
できるという効果を奏する。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すものであっ
て、第１図はアドレスポインタ方式のI/Oバスを拡張し
たプログラマブルコントローラのブロック図、第２図は
バスバッファ制御回路のブロック図である。第３図はア
ドレスポインタ方式のI/Oバスを説明するためのプログ
ラマブルコントローラのブロック図である。 11はCPU、12〜14・22・23はI/Oユニット、16・26はデー
タバス、17・27は入出力コンデション信号バス、18・28
は入出力コントロール信号バス、31は双方向バスバッフ
ァ、32は入力用バスバッファ（第１バスバッファ）、33
は出力用バスバッファ（第２バスバッファ）、34はバス
バッファ制御回路（バスバッファ制御手段）である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】I/Oデータの転送のためのデータバスと、
   各I/Oユニットのうちアドレスポインタを保持しているI
   /Oユニットの入出力の種別をCPUに通知するための入出
   力コンデション信号バスと、CPUから各I/Oユニットにア
   ドレスポインタを送るための入出力コントロール信号バ
   スとからなるアドレスポインタ方式のI/Oバスを基本I/O
   側から拡張I/O側に延長するプログラマブルコントロー
   ラにおいて、 拡張I/O側の入出力コンデション信号バス上にインコン
   デションが発せられた場合に基本I/O側向きに方向を切
   り換える一方拡張I/O側の入出力コンデション信号バス
   上にインコンデションが発せられない場合に拡張I/O側
   向きに方向を切り換える双方向バスバッファを介して基
   本I/O側と拡張I/O側のデータバスが接続され、基本I/O
   側向きの第１バスバッファを介して基本I/O側と拡張I/O
   側の入出力コンデション信号バスが接続され、かつ拡張
   I/O側向きの第２バスバッファを介して基本I/O側と拡張
   I/O側の入出力コントロール信号バスが接続されると共
   に、入出力コントロール信号バス上を移動するアドレス
   ポインタが基本I/O側にある間は上記第１のバスバッフ
   ァを高インピーダンス状態とする一方アドレスポインタ
   が拡張I/O側にある間は上記第１バスバッファを伝送状
   態とするバスバッファ制御手段が設けられたことを特徴
   とするプログラマブルコントローラにおけるI/Oバス拡
   張装置。