JPH04218803A - 制御装置 - Google Patents

制御装置

Info

Publication number
JPH04218803A
JPH04218803A JP41210090A JP41210090A JPH04218803A JP H04218803 A JPH04218803 A JP H04218803A JP 41210090 A JP41210090 A JP 41210090A JP 41210090 A JP41210090 A JP 41210090A JP H04218803 A JPH04218803 A JP H04218803A
Authority
JP
Japan
Prior art keywords
input
control means
output
slave
program mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP41210090A
Other languages
English (en)
Inventor
Toshiaki Hayasaka
早坂 年昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP41210090A priority Critical patent/JPH04218803A/ja
Publication of JPH04218803A publication Critical patent/JPH04218803A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、制御手段としてCPU
を複数用いて装置を制御する制御装置に関し、特にスレ
ーブCPUの入出力操作をメインCPUからの入出力操
作情報に基づいて実行する制御装置に関する。
【0002】
【従来の技術】従来においては、装置、例えば電子写真
装置は複数のCPUを用い、該複数のCPUが各々装置
の各部を適切に制御して1つの複写処理動作を実行して
きた。この場合、装置は各々の構成に基づいて、各々の
CPUの動作に適応したプログラム作成し、動作させて
いる。
【0003】
【発明が解決しようとする課題】しかしながら、従来技
術においては、装置の制御を複数のCPUを用いて構成
された装置において、ハードウェアの一部が変更になっ
た場合、或いは、新規の装置であるが、その一部は従来
の装置とほぼ同様の仕様動作である場合には、既存のプ
ログラムは使用できないため、各々CPUに対応したプ
ログラムを再度作成するか、一部を変更するという作業
が各々のプログラムに対して必要となる不具合がある。
【0004】本発明は上記に鑑みてなされたものであっ
て、複数のCPUを使用して構成される装置において、
ハードウェア的(入出力操作)な変更による各CPUに
対応したプログラムの変更作業量を軽減することを目的
とする。
【0005】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、装置全体を統制制御するメイン制御手
段と、入出力操作を実行し、且つ、各々装置各部を制御
するスレーブ制御手段とを備えた制御装置において、前
記スレーブ制御手段の入出力操作が、前記メイン制御手
段から出力される入出力操作情報に基づいて実行される
制御装置を提供するものである。
【0006】また、前記スレーブ制御手段の動作プログ
ラムに少なくとも、■前記スレーブ制御手段より一定時
間毎に入力ポートの状態を転送するプログラムモード、
■前記スレーブ制御手段の入力の状態が変化したときの
み前記メイン制御手段にデータを転送するプログラムモ
ード、■一定時間毎に出力の状態を変化させられるよう
なプログラムモード、■キースキャンプログラムモード
、■前記メイン制御手段からの入力制御情報により入力
状態を転送するプログラムモード、■前記メイン制御手
段からの出力制御情報により出力状態を変化させるプロ
グラムモードがプログラムされている制御装置を提供す
るものである。
【0007】
【作用】本発明による制御装置は、スレーブ制御手段の
入出力操作が、前記メイン制御手段から出力される入出
力操作情報に基づいて実行される。
【0008】
【実施例】図1は、本発明による制御装置の構成を示す
ブロック図である。図において、メインCPU101と
複数のスレーブCPU102との情報の接続を公知のN
RZ方式のシリアル通信により実行するものであり、各
々のスレーブCPU102により出力されたデータを各
々のスレーブCPUにて識別し、所定の動作が実行され
る。
【0009】図2は、本発明による制御装置に第2の構
成を示すブロック図である。上記NRZ方式の場合にあ
っては、信号伝達に時間がかかり高速動作が実行できな
いため、メインCPU201とスレーブCPU202の
相互に割込信号を発生するようにし、バス203を経由
して情報の伝達を実行するように構成したものである。
【0010】以下、図1の実施例を参照して本発明の説
明をする。スレーブCPU101は、図1に示したよう
に、入出力ポートを持っている。これらポートは、入力
ポート或いは出力ポート各々にモード設定できるが、該
モード設定は、メインCPU101からのコマンドに基
づき設定されるようにスレーブCPU102において予
めプログラムしておく。これにより、電源ON後のシス
テムリセット時、メインCPU101よりポートモード
設定コマンドが出力され、該コマンドを入力したスレー
ブCPU102は各ポートを各々入力或いは出力モード
に設定する。第1に出力動作に関して、出力ポートに設
定されたポートにはメインCPU101の動作に従い順
次出力ポートコマンドが入力されるので、該スレーブC
PU102は該入力コマンドに従いデータを該当するポ
ートに出力する動作のみを実行する。第2に入力モード
に設定されたポートは出力動作と同様にメインCPU1
01より入力ポート操作コマンドより、該当する入力ポ
ートの状態を識別し、メインCPU101に対し応答す
る。
【0011】以上の如く、スレーブCPU102のプロ
グラムを構成してくことにより、システムの一部に変更
が生じ、且つ、プログラムの変更をきたすような場合で
も、メインCPUのプログラムの変更のみで対処するこ
とが可能となり、また、上記のようなスレーブCPU1
02は、入出力ポートの数をメインCPU101からの
コマンドにより選択できるため、他のシステムへの転用
を可能にする。
【0012】また、スレーブCPU102におけるこれ
らの動作プログラムも、複数のモードを持つように構成
しておくことにより、更に有効な効果を奏する。例えば
、第1に入力動作に関して、上記の説明では、メインC
PU101からのコマンドに従い、入力ポートの状態を
取込み、メインCPU101にデータを送出するように
説明したが、ポート各々に取込み時間を設定できるよう
に構成し、スレーブCPU102から一定時間毎に入力
ポートの状態を転送するプログラムモード、第2に1入
力状態が変化したときのみ、メインCPU101にデー
タを転送するプログラムモード、第3に一定時間毎に出
力状態を変化させられるようなプログラムモード、第4
に図3(a) 、(b) に示すキースキャンモード、
即ち、キースキャン出力ポートに設定されたポート0〜
3は順次“H”レベルの信号を出力し、これに同期して
入力ポート0〜3で入力状態を読み取るモードである。 図3においては、4の位置のスイッチが押された例を示
している。第5に前記メインCPUからの入力制御情報
により入力状態を転送するプログラムモード、第6に前
記メインCPUからの出力制御情報により出力状態を変
化させるプログラムモードが挙げられる。
【0013】上記の如きモードを予めプログラムしてお
くことにより、よりスレーブCPUとして有効に活用す
ることができ、メインCPUのプログラムの開発のみで
制御を実行することができるため、プログラムの変更等
に容易に対象することができる。
【0014】
【発明の効果】以上説明したように本発明の制御装置は
、複数の制御手段を使用して構成される装置において、
入出力を専用に操作するようにプログラムされた制御手
段を組み合わせてシステムを構成し、スレーブ制御手段
の入出力操作が、前記メイン制御手段から出力される入
出力操作情報に基づいて実行されるため、ハードウェア
的(入出力操作)な変更によるプログラムの変更作業量
が軽減できる。
【図面の簡単な説明】
【図1】制御装置(NRZ方式)の概略構成を示すブロ
ック図である。
【図2】制御装置の概略構成を示す第2のブロック図で
ある。
【図3】キースキャンプログラムモードを示す説明図で
ある。
【図4】
【符号の説明】
101  メインCPU 102  スレーブCPU

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】装置全体を統制制御するメイン制御手段と
    、入出力操作を実行し、且つ、各々装置各部を制御する
    スレーブ制御手段とを備えた制御装置において、前記ス
    レーブ制御手段の入出力操作が、前記メイン制御手段か
    ら出力される入出力操作情報に基づいて実行されること
    を特徴とする制御装置。
  2. 【請求項2】前記請求項1において、前記スレーブ制御
    手段の動作プログラムに少なくとも、■前記スレーブ制
    御手段より一定時間毎に入力ポートの状態を転送するプ
    ログラムモード、■前記スレーブ制御手段の入力の状態
    が変化したときのみ前記メイン制御手段にデータを転送
    するプログラムモード、■一定時間毎に出力の状態を変
    化させられるようなプログラムモード、■キースキャン
    プログラムモード、■前記メイン制御手段からの入力制
    御情報により入力状態を転送するプログラムモード、■
    前記メイン制御手段からの出力制御情報により出力状態
    を変化させるプログラムモードがプログラムされている
    ことを特徴とする制御装置。
JP41210090A 1990-12-19 1990-12-19 制御装置 Pending JPH04218803A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41210090A JPH04218803A (ja) 1990-12-19 1990-12-19 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP41210090A JPH04218803A (ja) 1990-12-19 1990-12-19 制御装置

Publications (1)

Publication Number Publication Date
JPH04218803A true JPH04218803A (ja) 1992-08-10

Family

ID=18520984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41210090A Pending JPH04218803A (ja) 1990-12-19 1990-12-19 制御装置

Country Status (1)

Country Link
JP (1) JPH04218803A (ja)

Similar Documents

Publication Publication Date Title
JPH0573697A (ja) マイクロコンピユータ
JP2905075B2 (ja) プログラマブルコントローラおよびその排他制御交信方法
JPH04218803A (ja) 制御装置
JPH09179749A (ja) エミュレーション装置
KR0174356B1 (ko) 퍼스널컴퓨터의 전력제어방법 및 그 장치
JP2513032B2 (ja) マイクロコンピュ―タの入力制御回路
JPH01303501A (ja) プログラマブルコントローラ
JPH04311238A (ja) 入出力インターフェース装置
JPH0371307A (ja) インテリジェントi/oモジュール
JPH08263323A (ja) マルチプロセッサシステムを構成する装置の構成方式及びデバッグ方式
JPH04142648A (ja) データ転送処理方式
JPH03108021A (ja) 印刷用入出力制御装置
JPS6254315A (ja) 電源制御方式
KR19980053218A (ko) 입력 디바이스의 우선 순위 결정 회로
JPS62231371A (ja) マルチプロセッサの起動停止制御方法
JPS6149260A (ja) チヤネル処理装置
JPS62182960A (ja) 入出力制御装置の接続検知装置
JPS63249243A (ja) 二次記憶情報セ−ブ方式
JPH02244229A (ja) システム管理方式
JPH0341542A (ja) 周辺制御装置
JPH02287853A (ja) 周辺制御装置
JPS6063662A (ja) マルチプロセツサシステム
JPS59208666A (ja) マルチプロセツサシステム
JPH0583937B2 (ja)
JPS61138301A (ja) プログラマブルコントロ−ラの制御回路