JPS63118839A - 命令処理装置の命令アドレス歩進制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 命令処理装置における命令アドレスの歩進を演算装置（
Ａｒｉｔｈｍｅｔｉｃ　ａｎｄ　Ｌｏｇｉｃ　　Ｕｎｉ
ｔ　：　ＡＬＵ）の数値演算部で実行することによって
、歩進回路をなくし、装置の回路構成を簡略化する。

（産業上の利用分野〕 本発明は、数値論理演算部の数値演算部で命令アドレス
の歩進を実行する命令処理装置の命令アドレス歩進制御
方式に関するものである。

データの処理を行うためには、計算機の中央処理装置の
みならず、通信制御装置、人出力制御装置等は命令処理
装置を備え、この命令処理装置で命令プログラムを処理
して当該装置の各部操作を行わせることによって効率の
よい運用ができるようになっている。

従って、母体となる装置の小型化にともなって、これら
の装置に備えられる命令処理装置は、回路構成を簡略化
して構成部品を少なくすることを要望されるようになっ
てきた。

〔従来の技術〕

第３図は、従来の命令処理装置を説明する図、第４図は
、従来の命令処理の時系列を説明する図である。

第３図において、演算装置１は数値演算部２と論理演算
部３とで構成され、数値演算部２は数値の和、差等の数
値演算を行い、論理演算部３は論理積（アンド）、論理
和（オア）等の論理演算を行う。

図示しない汎用レジスタからのデータＤＩ、Ｄ２が演算
装置１に入力すると、数値演算に関する演算は数値演算
部２で、論理演算に関する演算は論理演算部３で処理さ
れる。

処理される過程で相互のデータを必要とする場合は、入
力データは両演算部に入力される。

処理された演算結果データＤ３は、マルチプレクサ７を
介して指定された汎用レジスタに送出される。

歩進回路５は、命令アドレスに歩道値６を加算する加算
回路５Ａで構成されている。

命令アドレスレジスタ９は、命令処理装置で実行される
命令アドレスを格納し、その命令アドレスは歩進回路５
に出力され、そのアドレスに加算回路で歩進値、例えば
１アドレス１命令の場合は１　（また、２アドレス１命
令の場合は２等）が加算され、マルチプレクサ８を介し
て命令アドレスレジスタ９に格納され、次に実行される
命令アドレスとなる。

マルチプレクサ４は、命令アドレスレジスタ９の命令ア
ドレスが演算部Ｗ、１で修飾される場合等に命令アドレ
スの送出路を形成する。

また、マルチプレクサ８は、演算装置ｌで演算された結
果、命令アドレスが生成された場合に、命令アドレスレ
ジスタ９への送出路を形成する。

これらマルチプレクサの制御は、図示しない制御部によ
って制御される。

以下、第４図に基づいて従来の命令処理装置の基本的な
命令実行過程を説明する。

記憶装置のアドレスｎ番地に命令１　（例えば、論理演
算命令）が格納され、ｎ＋１番地に命令２（例えば、数
値演算命令）が格納され、命令処理が起動されると、先
ず命令アドレスレジスタ９に格納されたアドレスｎによ
って、命令ｌが読み出され、演算装置１で入力されたデ
ータ、例えばＤｌが論理演算部３で処理され、その演算
結果データＤ３が汎用レジスタに送出される。

一方、命令アドレスレジスタ９に格納されたアドレスｎ
は歩道回路５に出力され、歩進値１が加算されて、再び
命令アドレスレジスタ９に格納される。

命令１の処理が終了すると、次のステップで命令アドレ
スレジスタ９に格納されたアドレスｎ＋１によって、命
令２が読み出され、演算装置１で入力されたデータ、例
えばＤ２が数値演算部２で処理され、一方、命令アドレ
スレジスタ９の内容が歩進される。

〔発明が解決しようとする問題点〕

この従来の方式では、演算装置に数値演算部があって数
値演算を行い、一方では、歩進回路にも加算回路があっ
て加算演算を行っている。

即ち、数値演算を行う演算回路が併存していて機能上重
複しており、回路構成の簡略化のために問題である。

本発明は、このような点に鑑みて創作されたものであっ
て、命令アドレスの歩道処理を集約して命令処理装置の
回路構成を簡略化する方式を提供することを目的として
いる。

〔問題点を解決するための手段〕

上記した目的を達成するために、命令アドレスレジスタ
に格納された命令アドレスを演算装置の数値演算部に読
み出して数値演算部において歩進値を加算して歩進させ
るようにする。

〔作用〕

命令処理装置の演算装置で論理演算を行う命令が実行さ
れる場合には、論理演算部の論理演算処理に並行して、
数値演算部は命令アドレスレジスタかうアドレスを読み
込んで、歩進値を加算し、その結果を命令アドレスレジ
スタに送出する。

また、命令処理装置の演算装置で数値演算を行う命令が
実行される場合には、先ず、数値演算部に命令アドレス
レジスタからアドレスを読み込んで歩進値を加算してそ
の結果を命令アドレスレジスタに送出し、次の処理ステ
ップで人力されたデータの数値演算を実行する。

〔実施例〕

第１図は、本発明の命令処理装置の命令アドレス歩進制
御方式の一実施例を説明する図、第２図は、本発明の命
令処理の時系列を説明する図である。

なお、全図を通じて同一符号は同一対象物を示す。

上記した従来の技術の項の例のように、命令１（論理演
算命令）、命令２（数値演算命令）とし、記憶装置のア
ドレスはそれぞれｎ、ｎ＋１として本発明を説明する。

命令アドレスレジスタ９に格納されたアドレスｎによっ
て記憶装置から命令１が読み出され、データＤ２が論理
演算部で処理される。

一方、命令アドレスレジスタ９に格納されたアドレスｎ
が演算装置１の数値演算部２に送出され、歩進値１が加
算演算され、演算結果ｎ＋ｌが命令アドレスレジスタに
格納される。

次いで、次の命令ステップで命令アドレスレジスタ９に
格納されたアドレスｎ＋ｌによって、命令２が読み出さ
れ、数値演算命令であることが検知されると、命令実行
に先立って、先ず命令アドレスレジスタ９の内容、アド
レスｎ＋ｌが数値演算部２に送出されて、上記したよう
に歩進演算され、命令アドレスレジスタ９に格納される
。

次の命令ステップでデータＤ１が数値演算部２に読み出
され、命令２の処理が実行される。

演算装置１で命令１、命令２によって演算された演算結
果データＤ３は、それぞれ指定された汎用レジスタに送
出される。

マルチプレクサ１１〜１５は、制御部の制御によって、
上記した説明のように、入力した論理データ、数値デー
タ、アドレスデータ等の各種データを選択して出力する
。

〔発明の効果〕

以上述べてきたように、本発明によれば、演算装置の数
値演算部で命令アドレスの歩進を行うことによって、命
令処理装置の回路構成を簡略化でき、実用的には極めて
有用である。

【図面の簡単な説明】

第１図は、本発明の命令処理装置の命令アドレス歩進制
御方式の一実施例の構成を説明する図、第２図は、本発
明の命令処理の時系列を説明する図、 第３図は、従来の命令処理装置を説明する図、第４図は
、従来の命令処理の時系列を説明する図である。 図において、 １は演算装置、 ２は数値演算部、 ３は論理演算部、 ５は歩進回路、 ６は歩進値、 ９は命令アドレスレジスタである。 本発明め命分焙理め嚇列盃め耶る図 ６６にめ賭今炸五里丙時糸テ」９党ｅ月１６図第４図

Claims (1)

1. 【特許請求の範囲】 数値演算部（２）と論理演算部（３）とからなる演算装
   置（１）と、当該命令処理装置で実行する命令の命令ア
   ドレスを格納する命令アドレスレジスタ（９）と、該命
   令アドレスレジスタ（９）の命令アドレスを歩進させる
   歩進回路（５）とを備えた命令処理装置において、 前記命令アドレスレジスタ（９）に格納された命令アド
   レスを前記数値演算部（２）において歩進値（６）を加
   算して歩進させることを特徴とする命令処理装置の命令
   アドレス歩進制御方式。