JPS6339044A - マイクロコンピユ−タ - Google Patents

マイクロコンピユ−タ

Info

Publication number
JPS6339044A
JPS6339044A JP61182921A JP18292186A JPS6339044A JP S6339044 A JPS6339044 A JP S6339044A JP 61182921 A JP61182921 A JP 61182921A JP 18292186 A JP18292186 A JP 18292186A JP S6339044 A JPS6339044 A JP S6339044A
Authority
JP
Japan
Prior art keywords
register
address
memory
length
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61182921A
Other languages
English (en)
Inventor
Kazuyuki Yokota
和之 横田
Harumine Itou
伊東 治峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61182921A priority Critical patent/JPS6339044A/ja
Publication of JPS6339044A publication Critical patent/JPS6339044A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通信制御装置等におけるバクットのサムチエ
ツクをプログラムでなく、ハードウェアによって高速演
算を行うためのマイクロコンピュータに関する。
従来の技術 従来、この種のマイクロコンピュータは、サムチエツク
演算のための基本命令として四則演算命令を備えており
、プログラムによって処理アルゴリズを組みたてること
によって、サムチエツクのためのチエツクデータの生成
ならびに、チエツクデータの検査を行うことができるよ
うに構成されている。
次に従来方法による処理を第2図の70−チャートによ
り説明する。最初にステップ20で指定アドレスの内容
をXレジスタにセクトし、次にアキュムレータをクリア
(ステップ21)L、次にステップ22でXレジスタと
アキュムレータとの内容を演算し、結果をアキュムレー
タに入れ、カウンターの値から1を減じ(ステップ23
)、カウンターの値が0でなければ、アドレスに1を加
えて(ステップ25)始めのステップ20に戻る。
この繰り返しをカウンタの値が0になるまで反復する。
なお、第2図の演算に当っては、第3図に示したメモリ
の構成中のチエツクサム対象範囲について行うものであ
る。
このように上記従来のマイクロコンピュータでも、ソフ
ト的にチエツクサム演算を実施することができる。
発明が解決しようとする問題点 しかしながら、上記従来マイクロコンピュータでは、第
2図に示すアルゴリズムを基本命令の組み合わせによっ
て実現しており、メモリ上のチエツクサム対象範囲が大
きくなれば、このアルゴリズムをすべて終了する念めに
必要な時間が増大してしまう。従って、高度な処理性能
が要求される通信制御装置にとって処理性能上のボトル
ネックになってしまうという問題があった。
本発明は、このような従来の問題を解決するものであり
、高い処理性能を発揮できる優れたマイクロコンピュー
タを提供することを目的とするものである。
問題点を解決するための手段 本発明は、上記目的を達成するために、(1)  メモ
リ上のアドレスを格納するアドレスレジスタと (2)上記アドレスから必要とするメモリ上の長さを示
すデータを格納する長さレジスタと(3)四則演算を行
う演算回路と (4)上記アドレスレジスタに設定されたアドレスから
読み取ったデータを演算回路に入力することによって演
算を行うとともに長さレジスタおよびアドレスレジスタ
を更新し、その更新した値に従って上記演算を長さレジ
スタが終了を示すまで繰り返えすことを制御する制御回
路とを備えたマイクロコンピュータを使用してチエツク
サムを行えるようにしたものである。
作  用 本発明は上記のような構成により次のような作用を有す
る。
すなわち、アドレスレジスタに設定されたアドレスから
読み取ったデータを演算回路に入力することによって演
算を行うとともに長さレジスタおよびアドレスレジスタ
を更新し、その更新した値に従って上記演算を長さレジ
スタが終了を示すまで繰り返えすことによって、プログ
ラムの介在なく高速でチエツクサム演算を行うことがで
きるという効果を有する。
実施例 第1図は本発明の一実施例の構成を示すものである。第
1図において、1は制御回路、2は長さレジスタ、3は
アドレスレジスタ、4は演算回路(ALU)、5は結果
レジスタ、6はメモリ、7はプログラムを格納するRO
M、8はデータバス、9はコントロールパス、10id
アドレスバス、11〜14はメモリやROMとのインタ
フェース回路である。
次に上記実施例の動作について説明する。上記実施例に
おいて、アドレスレジスタ3に設定され之アドレスのメ
モリ6から読み取ったデータを演算回路4に入力するこ
とによって演算を行うとともに長さレジスタ2およびア
ドレスレジスタ3を更新し、その更新した値に従って上
記演算を長さレジスタ2が終了を示すまで繰り返えす。
このように、上記実施例によれば、回路的手段によって
プログラムの介在なくチエツクサムを演算できるという
利点を有する。
発明の効果 本発明は、上記実施例より明らかなように、アドレスレ
ジスタと長さレジスタと演算回路により、メモリ上のチ
エツクサム対象範囲を自動的にくりかえし演算し、チエ
ツクサムを実行することができるようにしたものであり
、プログラム処理から離れて高速にチエツクサムを実行
できるという利点を有する。
【図面の簡単な説明】
第1図は本発明の一実施例におけるマイクロコンピュー
タの機能ブロック図、第2図は従来のマイクロコンピュ
ータでの動作を説明するための70−チャート、第3図
は第2図でのメモリ構成を示す説明図である。 1・・・・・・制御回路、2・・・・・・長さレジスタ
、3・・・・・・アドレスレジスタ、4・川・・演算回
路、5・・川・結果レジスタ、6・・・・・・メモリ、
7・・・・・・ROM、8・・・・・・データバス、9
・・・・・・コントロールバス5110・・・・・・ア
ドレスバス。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名園 112  図 第3図

Claims (1)

    【特許請求の範囲】
  1. メモリ上のアドレスを格納するアドレスレジスタと、上
    記アドレスから必要とするメモリ上の長さを示すデータ
    を格納する長さレジスタと、四則演算を行う演算回路と
    、上記アドレスレジスタに設定されたアドレスから読み
    取ったデータを上記演算回路に入力することによって演
    算を行うとともに上記長さレジスタおよびアドレスレジ
    スタの内容を更新し、その更新した値に従って上記演算
    を長さレジスタが終了を示すまで繰り返えすことを制御
    する制御回路とを備え、所定のメモリ領域内のデータに
    対して演算を行うことができるようにしたマイクロコン
    ピュータ。
JP61182921A 1986-08-04 1986-08-04 マイクロコンピユ−タ Pending JPS6339044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61182921A JPS6339044A (ja) 1986-08-04 1986-08-04 マイクロコンピユ−タ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61182921A JPS6339044A (ja) 1986-08-04 1986-08-04 マイクロコンピユ−タ

Publications (1)

Publication Number Publication Date
JPS6339044A true JPS6339044A (ja) 1988-02-19

Family

ID=16126706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61182921A Pending JPS6339044A (ja) 1986-08-04 1986-08-04 マイクロコンピユ−タ

Country Status (1)

Country Link
JP (1) JPS6339044A (ja)

Similar Documents

Publication Publication Date Title
JP3144950B2 (ja) 論理シミュレーション方式
JPS6339044A (ja) マイクロコンピユ−タ
JPS63111535A (ja) デ−タ処理装置
JPH0528431B2 (ja)
JPS59229644A (ja) 乗算器
JP2768803B2 (ja) 並列演算処理装置
JPH0378832A (ja) デ―タ処理装置
JP2537683B2 (ja) デジタルデ―タ入力方法
JPH0683618A (ja) フラグ制御回路
JPH04106652A (ja) 例外処理システム
JPS6373335A (ja) 情報処理装置
JPH0991447A (ja) ベジエ曲線近似装置
JP2989830B2 (ja) ベクトル処理方法
JPS61139831A (ja) 演算制御方式
JPH04167170A (ja) 乗加算演算回路
JPH01119804A (ja) プログラマブルコントローラのスキャンタイム一定化方式
JPS63140306A (ja) 数値制御用自動プログラミング装置
JPS63196903A (ja) プログラマブルコントロ−ラ
JPS62160529A (ja) デ−タ処理装置
JPH01207830A (ja) 割込み制御回路
JPS62182904A (ja) プログラマブル・コントロ−ラ
JPH0325613A (ja) 除算方法
JPH0667639A (ja) アウトラインフォント処理装置
JPH07198810A (ja) 磁場解析データの処理方法および装置
JPS63187332A (ja) 演算処理装置