JPS63187332A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS63187332A JPS63187332A JP62019929A JP1992987A JPS63187332A JP S63187332 A JPS63187332 A JP S63187332A JP 62019929 A JP62019929 A JP 62019929A JP 1992987 A JP1992987 A JP 1992987A JP S63187332 A JPS63187332 A JP S63187332A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- processing
- arithmetic processing
- unit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011022 operating instruction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分動〕
この発明はコンピュータ等の内部アーキテクチャ−とな
る演算処理装置に関するものである。
る演算処理装置に関するものである。
第２図は従来のコンピュータが採用している演算処理装
置を示すブロック図であり９図において（１）は外部バ
ス、（２）は外部バスｆｉ＋を使用し入出力制御を行う
入出力制御部、（３１は内部バス、（４Ｉは実効アドレ
スを算出するアドレス演算部、（５１は汎用レジスタ部
、（６）は内部バス（３）を通じてオペランドデータな
セットする演算レジスタ、（７）は演算レジスタ（６）
のデータを演算する演算器、【８）は演算結果を保持す
るテンポラリレジスタ、０１１は演算レジスタ（６）と
、演算器（７）と、テンポラリレジスタ（８）から構成
される演算処理部、任υはフェッチされた命令コードを
デコードし、演算処理部ａＯを制御する演算制御部であ
る。
置を示すブロック図であり９図において（１）は外部バ
ス、（２）は外部バスｆｉ＋を使用し入出力制御を行う
入出力制御部、（３１は内部バス、（４Ｉは実効アドレ
スを算出するアドレス演算部、（５１は汎用レジスタ部
、（６）は内部バス（３）を通じてオペランドデータな
セットする演算レジスタ、（７）は演算レジスタ（６）
のデータを演算する演算器、【８）は演算結果を保持す
るテンポラリレジスタ、０１１は演算レジスタ（６）と
、演算器（７）と、テンポラリレジスタ（８）から構成
される演算処理部、任υはフェッチされた命令コードを
デコードし、演算処理部ａＯを制御する演算制御部であ
る。
従来の演算処理装置は上記のように構成され。
外部バス（１１，入出力制御部（２）を通じ入力された
命令を演算制御部（１１１が順に演算処理部ａＯを制御
し。
命令を演算制御部（１１１が順に演算処理部ａＯを制御
し。
１命令ずつ処理を行っていた。
ここで処理の一例をあげる。
汎用レジスタ部（５もの指定されたレジスタ（Ａ及びＢ
とする）のデータを使用し、ある演算処理を行い、（演
算処理１とする） また同じデータな使用して他の演算
処理（演算処理２とする）を行うフローを第３図に示す
。第３図に示すとおり。
とする）のデータを使用し、ある演算処理を行い、（演
算処理１とする） また同じデータな使用して他の演算
処理（演算処理２とする）を行うフローを第３図に示す
。第３図に示すとおり。
ＡとＢのレジスタの内容を一度、メモリ等に退避させて
おいて演算処理１を行い人、Ｂレジスタ復帰後演算処理
２を行う等の操作を必要とすることになる。
おいて演算処理１を行い人、Ｂレジスタ復帰後演算処理
２を行う等の操作を必要とすることになる。
上記のような従来の演算処理装置においては次のような
問題点があった。すなわち１命令の実行において、演算
処理が１度しか行われないため。
問題点があった。すなわち１命令の実行において、演算
処理が１度しか行われないため。
同一データを使用した多種類の処理を行うには。
データを退避、及び復帰等の操作を行なわなければなら
ずソフトウェアを複雑化させていた。
ずソフトウェアを複雑化させていた。
この発明はかかる問題点を解決するためになされたもの
でデータの退避・復帰等の操作をしなくても、同一デー
タの演算処理を行える演算処理装置を得ることを目的と
する。
でデータの退避・復帰等の操作をしなくても、同一デー
タの演算処理を行える演算処理装置を得ることを目的と
する。
この発明に係る演算処理装置は演算制御部の制御する演
算処理部として複数の演算部を備え、各々に専用の演算
機能を行えるようにしたものである。
算処理部として複数の演算部を備え、各々に専用の演算
機能を行えるようにしたものである。
この発明においては演算処理部として複数の演算部を備
え、それぞれが専用機能を持つため、たとえば演算処理
部として演算部を８つもつならばそれぞれの演算部には
論理和、論理積、排他的論理和９反転、加算、減算１乗
算、除算の機能を持たせ、演算命令（例ＥＸＣＡ、 Ｂ
） により８つの演算を同時に並列に行える。処理
実行後プログラマは任意の演算部のテンポラリレジスタ
より結果を持ってくればよい。
え、それぞれが専用機能を持つため、たとえば演算処理
部として演算部を８つもつならばそれぞれの演算部には
論理和、論理積、排他的論理和９反転、加算、減算１乗
算、除算の機能を持たせ、演算命令（例ＥＸＣＡ、 Ｂ
） により８つの演算を同時に並列に行える。処理
実行後プログラマは任意の演算部のテンポラリレジスタ
より結果を持ってくればよい。
ここで演算命令を再び実行しない限り各テンポラリレジ
スタには各処理結果が保存されるため。
スタには各処理結果が保存されるため。
いつでも使用は可能となる。よって演算結果を。
スタックにブツシュするなどの退避を行わずにすみソフ
トウェアの簡略化が計れる。
トウェアの簡略化が計れる。
第一図はこの発明の一実施例を示すブロック図であり９
図において（１）は外部バス、（２）はデータ。
図において（１）は外部バス、（２）はデータ。
実効アドレス等の入出力を司る入出力制御部、（３１は
内部バス、（４１は実効アドレスを算出するアドレス演
算部、（５１は汎用レジスタ部、 （６ａ） （６ｂ
） （６ｃ）は内部バス（３１に接続される演算レジス
タ１． ２． ３゜（７ａ） （７ｂ） （７ｃ）は演
算器１ 、 ２ 、 ３ 、 （８ａ） （８ｂ）
（８ｃ）は演算結果を保存するテンポラリレジスタ１，
２゜３ 、 （９ａ） （９ｂ） （９ｃ）は演算レ
ジスタ＋６１と演算器（７）とテンポラリレジスタ（８
）の３要素より構成される演算部？、 ２． ３．
Ｉｌｌは演算部１（９ａ）と演算部２（９ｂ）と演算部
３ （９ｃ）より構成される演算制御部。
内部バス、（４１は実効アドレスを算出するアドレス演
算部、（５１は汎用レジスタ部、 （６ａ） （６ｂ
） （６ｃ）は内部バス（３１に接続される演算レジス
タ１． ２． ３゜（７ａ） （７ｂ） （７ｃ）は演
算器１ 、 ２ 、 ３ 、 （８ａ） （８ｂ）
（８ｃ）は演算結果を保存するテンポラリレジスタ１，
２゜３ 、 （９ａ） （９ｂ） （９ｃ）は演算レ
ジスタ＋６１と演算器（７）とテンポラリレジスタ（８
）の３要素より構成される演算部？、 ２． ３．
Ｉｌｌは演算部１（９ａ）と演算部２（９ｂ）と演算部
３ （９ｃ）より構成される演算制御部。
（Ｉｌｌは各演算部（９ａ） （９ｂ） （９ｃ）を制
御する演算制御部である。
御する演算制御部である。
上記の例は演算部（９１を３つ付加したもので３種類の
処理を並列に行える。その処理の動作は演算制御部（Ｉ
Ｄのマイクロプログラムあるいはハードウェアにて制御
されるものである。
処理を並列に行える。その処理の動作は演算制御部（Ｉ
Ｄのマイクロプログラムあるいはハードウェアにて制御
されるものである。
このように演算部はいくつ増やしてもよく上記実施例と
同様の効果を奏する。
同様の効果を奏する。
以上のようにこの発明によれは、演算処理部を複数の演
算部で構成し、演算制御部で各演算部に特定の機能のみ
行われるようにしたため、ソフトウェアの処理を簡略化
し、各演算部を並列処理するため処理速度が上がる効果
がある。
算部で構成し、演算制御部で各演算部に特定の機能のみ
行われるようにしたため、ソフトウェアの処理を簡略化
し、各演算部を並列処理するため処理速度が上がる効果
がある。
第１図はこの発明の一実施例による演算処理装置のブロ
ック図、第２図は従来の演算処理装置を示すブロック図
、第３図は従来の演算処理装置において、同一データで
多種類の処理を行う時の処理フローである。 図において（１）は外部バス、（２）は入出力制御部。 ｔｓ＋ ハ内部バス、（４１はアドレス演算部、（５）
は汎用レジスタ部、Ｃ６）は演算レジスタ、（７）は演
算器、（８１はテンポラリレジスタ、（９）は演算部、
＋１ＣＩは演算処理部、＋ｌυは演算制御部である。 なお図中同一符号は同一または相当部分を示す。
ック図、第２図は従来の演算処理装置を示すブロック図
、第３図は従来の演算処理装置において、同一データで
多種類の処理を行う時の処理フローである。 図において（１）は外部バス、（２）は入出力制御部。 ｔｓ＋ ハ内部バス、（４１はアドレス演算部、（５）
は汎用レジスタ部、Ｃ６）は演算レジスタ、（７）は演
算器、（８１はテンポラリレジスタ、（９）は演算部、
＋１ＣＩは演算処理部、＋ｌυは演算制御部である。 なお図中同一符号は同一または相当部分を示す。
Claims (1)
- 外部バスとのインターフェースを司る入出力制御部と、
入出力制御部に接続される内部バスと、内部バスに接続
され実効アドレスを計算するアドレス演算部と、内部バ
スに接続される汎用レジスタ部と、内部バスに接続され
かつ命令オペランドを保持する演算レジスタ、演算レジ
スタのデータを使用し、諸演算を行う演算器、演算器の
出力を保持するテンポラリレジスタとで構成される演算
部を複数備える演算制御部とで構成されたことを特徴と
する演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019929A JPS63187332A (ja) | 1987-01-30 | 1987-01-30 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62019929A JPS63187332A (ja) | 1987-01-30 | 1987-01-30 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63187332A true JPS63187332A (ja) | 1988-08-02 |
Family
ID=12012911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62019929A Pending JPS63187332A (ja) | 1987-01-30 | 1987-01-30 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63187332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370672A (ja) * | 1989-08-09 | 1991-03-26 | Higashi Nippon Riyokaku Tetsudo Kk | 電子連動装置 |
-
1987
- 1987-01-30 JP JP62019929A patent/JPS63187332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370672A (ja) * | 1989-08-09 | 1991-03-26 | Higashi Nippon Riyokaku Tetsudo Kk | 電子連動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0769795B2 (ja) | コンピュータ | |
| JP3578883B2 (ja) | データ処理装置 | |
| JPS6142308B2 (ja) | ||
| JPS63187332A (ja) | 演算処理装置 | |
| JP2557629B2 (ja) | 割込方式 | |
| JPH0528431B2 (ja) | ||
| JPH0340422B2 (ja) | ||
| JP2007094812A (ja) | 並列演算装置 | |
| JP2856784B2 (ja) | 電子計算機 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JPH0460719A (ja) | 電子計算機、プログラマブル論理回路及びプログラム処理方法 | |
| JP3532026B2 (ja) | 演算装置 | |
| KR100357175B1 (ko) | 디지탈 신호 프로세서 | |
| JPS63247834A (ja) | 浮動小数点関数擬似命令処理方法 | |
| SU526902A1 (ru) | Процессор | |
| JPH081596B2 (ja) | マイクロプロセッサ | |
| JPH04286028A (ja) | マイクロプロセッサ | |
| JPH0271326A (ja) | 演算処理方法 | |
| JPH05257684A (ja) | プロセッサ | |
| JPH0620071A (ja) | データ駆動型情報処理装置 | |
| JPS62288940A (ja) | 情報処理装置 | |
| JPS62206633A (ja) | 情報処理装置 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH0266625A (ja) | データ処理装置 | |
| JPS61112240A (ja) | デ−タ処理装置 |