JP2007094812A - 並列演算装置 - Google Patents
並列演算装置 Download PDFInfo
- Publication number
- JP2007094812A JP2007094812A JP2005284144A JP2005284144A JP2007094812A JP 2007094812 A JP2007094812 A JP 2007094812A JP 2005284144 A JP2005284144 A JP 2005284144A JP 2005284144 A JP2005284144 A JP 2005284144A JP 2007094812 A JP2007094812 A JP 2007094812A
- Authority
- JP
- Japan
- Prior art keywords
- register
- constant
- entries
- arithmetic
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
- Advance Control (AREA)
- Static Random-Access Memory (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】ALU31−1〜31−mのそれぞれは、コントローラ22によって設定されるXレジスタ34およびXHレジスタ35を含む。コントローラ22は、定数レジスタ28の定数値を参照して、ALU31−1〜31−mに含まれるそれぞれのXレジスタ34およびそれぞれのXHレジスタ35に同じ値を設定し、設定された値をメモリマットの各エントリに書込ませる。したがって、メモリマットの全エントリに共通の定数値を設定する場合に、高速に定数値の設定を行なうことが可能となる。
【選択図】図3
Description
図1は、本発明の第1の実施の形態における並列演算装置が搭載される処理システムの構成例を示すブロック図である。この処理システムは、システムLSI(Large Scale Integrated circuit)1と、外部システムバス5を介してシステムLSI1に接続されるSDRAM(Synchronous Dynamic Random Access Memory)2と、SRAM(Static Random Access Memory)3と、ROM(Read Only Memory)4とを含む。
図4は、本発明の第2の実施の形態における並列演算装置の構成例を示す図である。この並列演算装置は、ALU31−1〜31−mと、メモリマットA,B(32)と、定数レジスタK0〜K7と、プログラムカウンタPC0〜PC3と、ループカウンタLC0〜LC3と、アレイポインタP0〜P3と、汎用レジスタR0〜R7と、ステータス・レジスタSTと、エントリコミュニケータ移動量指定レジスタECRと、haltレジスタHLTとを含む。なお、このレジスタ群は、図1に示すワークデータメモリ・レジスタ群24に設けられる。
本発明の第2の実施の形態においては、2ビット単位または1ビット単位で定数をメモリマットの各エントリに設定する命令について説明した。本実施の形態においては、定数レジスタKに設定された定数をメモリマットに設定せずに、定数レジスタKに設定された定数を参照して直接演算を行なうものである。
Claims (8)
- 複数のエントリに対応するデータを並列に演算する並列演算装置であって、
前記複数のエントリに対応するデータの演算を行なう主演算手段と、
マイクロ命令が格納されるマイクロ命令格納手段と、
前記マイクロ命令格納手段に格納されたマイクロ命令を解釈し、前記主演算手段に演算を行なわせる制御手段とを含み、
前記主演算手段は、前記複数のエントリに対応するデータを格納するメモリマットと、
前記複数のエントリに対応して設けられ、前記メモリマットに格納されるデータに対して演算を行なう複数の演算ユニットとを含み、
前記複数の演算ユニットのそれぞれは、前記制御手段によって設定される少なくとも1ビットのレジスタを含み、
前記制御手段は、前記複数の演算ユニットに含まれる前記レジスタに同じ値を設定し、該レジスタに設定された値を前記メモリマットに書込ませる、並列演算装置。 - 前記並列演算装置はさらに、定数値を格納する定数レジスタを含み、
前記制御手段は、前記定数レジスタに設定される定数値を所定のビット単位で前記複数の演算ユニットに含まれる前記レジスタに順次設定する、請求項1記載の並列演算装置。 - 前記制御手段は、前記定数レジスタに設定される定数値を読込んで解析し、解析結果に応じて前記複数の演算ユニットに含まれる前記レジスタに前記所定ビット単位で値を順次設定する、請求項2記載の並列演算装置。
- 前記並列演算装置はさらに、前記定数レジスタのビット位置を指定する第1のレジスタと、
前記メモリマットの複数のエントリのビット位置を指定する第2のレジスタと、
前記定数レジスタから前記メモリマットの複数のエントリに転送する定数のビット数を指定する第3のレジスタとを含み、
前記制御手段は、前記マイクロ命令格納手段から所定命令を読込んだときに、前記第1のレジスタによって指定された前記定数レジスタのビット位置から、前記第3のレジスタによって指定されたビット数分の定数を、前記第2のレジスタによって指定された前記メモリマットのビット位置を先頭に前記所定ビット単位で転送する、請求項2または3記載の並列演算装置。 - 複数のエントリに対応するデータを並列に演算する並列演算装置であって、
前記複数のエントリに対応するデータの演算を行なう主演算手段と、
マイクロ命令が格納されるマイクロ命令格納手段と、
前記マイクロ命令格納手段に格納されたマイクロ命令を解釈し、前記主演算手段に演算を行なわせる制御手段とを含み、
前記主演算手段は、前記複数のエントリに対応するデータを格納するメモリマットと、
前記複数のエントリに対応して設けられ、前記メモリマットに格納されるデータに対して演算を行なう複数の演算ユニットとを含み、
前記複数の演算ユニットのそれぞれは、前記制御手段によって設定される少なくとも1ビットのレジスタを含み、
前記制御手段は、前記複数の演算ユニットに含まれる前記レジスタに同じ値を設定し、該レジスタに設定された値と前記メモリマットからロードした値との演算を行なわせる、並列演算装置。 - 前記並列演算装置はさらに、定数値を格納する定数レジスタを含み、
前記制御手段は、前記定数レジスタに設定される定数値を所定のビット単位で前記複数の演算ユニットに含まれる前記レジスタに順次設定する、請求項5記載の並列演算装置。 - 前記制御手段は、前記定数レジスタに設定される定数値を読込んで解析し、解析結果に応じて前記複数の演算ユニットに含まれる前記レジスタに前記所定ビット単位で値を順次設定する、請求項6記載の並列演算装置。
- 前記並列演算装置はさらに、前記定数レジスタのビット位置を指定する第1のレジスタと、
前記メモリマットの複数のエントリのビット位置を指定する第2のレジスタと、
前記定数レジスタに格納される定数値のうち演算対象の定数のビット数を指定する第3のレジスタとを含み、
前記制御手段は、前記マイクロ命令格納手段から所定命令を読込んだときに、前記第1のレジスタによって指定された前記定数レジスタのビット位置から前記第3のレジスタによって指定されたビット数分の定数と、前記第2のレジスタによって指定された前記メモリマットのビット位置から前記第3のレジスタによって指定されたビット数分のデータとを前記所定ビット単位で演算する、請求項6または7記載の並列演算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284144A JP4916151B2 (ja) | 2005-09-29 | 2005-09-29 | 並列演算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284144A JP4916151B2 (ja) | 2005-09-29 | 2005-09-29 | 並列演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007094812A true JP2007094812A (ja) | 2007-04-12 |
JP4916151B2 JP4916151B2 (ja) | 2012-04-11 |
Family
ID=37980446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005284144A Expired - Fee Related JP4916151B2 (ja) | 2005-09-29 | 2005-09-29 | 並列演算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4916151B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104521A (ja) * | 2007-10-25 | 2009-05-14 | Mitsubishi Electric Corp | 並列処理装置 |
JP2010244095A (ja) * | 2009-04-01 | 2010-10-28 | Seiko Epson Corp | データ処理装置、印刷システムおよびプログラム |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326258A (ja) * | 1997-05-27 | 1998-12-08 | Sony Corp | データ演算システムおよび方法 |
JPH117387A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | Vliwプロセッサ |
JPH117388A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | プロセッサ |
JPH1153186A (ja) * | 1997-07-30 | 1999-02-26 | Matsushita Electric Ind Co Ltd | プロセッサ |
JPH1153187A (ja) * | 1997-07-30 | 1999-02-26 | Matsushita Electric Ind Co Ltd | プロセッサ |
JP2000182037A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | データ処理装置およびデータ処理方法 |
JP3212634B2 (ja) * | 1991-03-05 | 2001-09-25 | 日本電気株式会社 | 機能メモリ |
JP2005515525A (ja) * | 2001-09-19 | 2005-05-26 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアブル素子 |
-
2005
- 2005-09-29 JP JP2005284144A patent/JP4916151B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3212634B2 (ja) * | 1991-03-05 | 2001-09-25 | 日本電気株式会社 | 機能メモリ |
JPH10326258A (ja) * | 1997-05-27 | 1998-12-08 | Sony Corp | データ演算システムおよび方法 |
JPH117387A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | Vliwプロセッサ |
JPH117388A (ja) * | 1997-06-16 | 1999-01-12 | Matsushita Electric Ind Co Ltd | プロセッサ |
JPH1153186A (ja) * | 1997-07-30 | 1999-02-26 | Matsushita Electric Ind Co Ltd | プロセッサ |
JPH1153187A (ja) * | 1997-07-30 | 1999-02-26 | Matsushita Electric Ind Co Ltd | プロセッサ |
JP2000182037A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | データ処理装置およびデータ処理方法 |
JP2005515525A (ja) * | 2001-09-19 | 2005-05-26 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアブル素子 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009104521A (ja) * | 2007-10-25 | 2009-05-14 | Mitsubishi Electric Corp | 並列処理装置 |
JP2010244095A (ja) * | 2009-04-01 | 2010-10-28 | Seiko Epson Corp | データ処理装置、印刷システムおよびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4916151B2 (ja) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573134B2 (ja) | ベクトル型計算機及びベクトル型計算機の命令制御方法 | |
EP2725498B1 (en) | DMA vector buffer | |
EP3910503A1 (en) | Device and method for executing matrix addition/subtraction operation | |
JPH10232779A (ja) | 命令並列処理方法及び装置 | |
JP2006099232A (ja) | 半導体信号処理装置 | |
JP2682232B2 (ja) | 浮動小数点演算処理装置 | |
JP3834145B2 (ja) | ネスト可能な遅延分岐命令を有するマイクロプロセッサを備えたデータ処理装置及びそのマイクロプロセッサを動作させる方法 | |
JP4916151B2 (ja) | 並列演算装置 | |
JP2993975B2 (ja) | 中央演算処理装置 | |
JP2020502669A (ja) | ベクトル生成命令 | |
JP2011192305A (ja) | 半導体信号処理装置 | |
JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
JPS61173345A (ja) | 計算機システム | |
JP2007200090A (ja) | 半導体演算処理装置 | |
JP2008015638A (ja) | データ処理装置 | |
JPH0769825B2 (ja) | 並列処理装置 | |
JP2856784B2 (ja) | 電子計算機 | |
JP4553622B2 (ja) | データ処理装置 | |
JP4702004B2 (ja) | マイクロコンピュータ | |
JP3068406B2 (ja) | ベクトル演算装置 | |
JP2744152B2 (ja) | データ駆動型データ処理装置 | |
JPS6153754B2 (ja) | ||
JP3729250B2 (ja) | 情報処理装置及び電子機器 | |
JP2000285081A (ja) | ノード間データ通信方法 | |
JPH11203133A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |