JPH01205279A - 信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、入力データに所定の処理を施して出力させる
信号処理回路に関する。

従来の技術 従来のこの種の信号処理回路としては、（１）一つの処
理用として機能を固定した専用ハードウェアを適当に組
合せていくつかの処理を実用するものと、（Ｉｌｌ処理
内容によってプログラミング可能な汎用プロセッサを用
いて、ソフトウェアによシいくつかの処理を突行するも
のとが一般的である。

以下、これら二種類の従来の信号処理回路を、大量のデ
ータを高速で処理する必要のある画像処理の分野に利用
した場合を例にとって説明する。

第４図は、専用ハードウェアの組合せにより構成された
従来の画像処理のための信号処理回路をブロック図で示
したものである。ここで、信号処理回路に入力された画
像データは、エツジ強調フィルタ１によシその画像の輪
郭を明確なものとされ、ＺｆｌｌＩ化処理部２により明
部と暗部とが区分けされ、孤立点除去フィルタ３にて画
面上の孤立点すなわちノイズが除去され、その後、ラベ
リング部４により、画面に映し出された複数の物品を区
別するためのラベリングが行われて、次段階へ出力され
る。

このような処理を行う回路は、具体的には第５図に示す
ような構成となる。すなわち、系外との間で画像データ
を受渡し可能な画像データメモリ５を設け、この画像デ
ータメモリ５と、前述のエツジ強調フィルタ１，２値化
処理部２、孤立点除去フィルタ３およびラベリング部４
との間でデータの授受を行えるようにする。そして、第
４図に示すように、順をおってデータ処理を施す。

第６図はソフトウェアにより処理を施すようにした従来
の画像処理のための信号処理回路を示す。

ここで６は汎用プロセッサで、第５図の場合と同様の画
像データメモリ５との間で画像ブータラ授受可能となっ
ている。画像データを処理する場合には、汎用プロセッ
サ６でプログラムの内容を実行することにより、第４図
に示したものと同様のエツジ強調、２値化、孤立点除去
およびラベリングの各処理が、これら汎用プロセッサ６
と画像データメモリ５との間でデータの受渡しを行いな
がら実施される。

発明が解決しようとする課題 しかし、このように専用ハードウェアを用いたものでは
、高速に処理することが可能になる反面、必要な処理ご
とに違ったハードウェアを用意する必要があり、装置が
複雑、大規模となるほか、コスト面でも不利であるとい
う問題を有する。

一方、汎用プロセッサを使用してプログラムの内容を実
行していくソフトウェア的なものでは、単一のハードウ
ェア上でいく種類もの処理を行うことが可能であるが、
処理にかかる時間が長くなり、大量のデータを高速で処
理する必要のある画像処理には適用が困難であるという
問題を有する。

そこで本発明はこのような問題を解決し、単一のハード
ウェアにより、高速でありながら処理の内容を変更でき
る装置を提供することを目的とする。

課題を解決するための手段 上記問題を解決するため本発明は、入力データに所定の
処理を施して出力させる信号処理回路が、前記入力デー
タへの処理の内容を回路情報信号にもとづいて変更可能
である書き換え可能なゲートアレーと、この書き換え可
能なゲートアレーに回゛　路情報信号を入力させる手段
とを有するようにしたものである。

また、本発明による信号処理回路は、入力データへの処
理の内容を回路情報信号にもとづいて変更可能である書
き換え可能なゲートアレーと、この書き換え可能なゲー
トアレーとの間で被処理データを授受可能なデータメモ
リと、前記書き換え可能なゲートアレー内の回路情報を
順次書き換えて、この書き換え可能なゲートアレーによ
り前記データメモリ内の被処理データにシーケンシャル
な処理を行わせる手段とを有するようにしたものである
。

さらに、本発明による信号処理回路は、複数の書き換え
可能なゲートアレーを並列に配置し、被処理データの信
号線をそれぞれの書き換え可能なゲートアレーに択一的
に接続可能なように切換える手段を設けたものである。

作　　用 このような構成によれば、密き換え可能なゲートアレー
を用いたことにより、単一のハードウェア構成であシな
がら、回路情報信号にもとづき、必要な処理に応じたハ
ードウェアが随時作成されて、複数の処理が行われる。

しかも、専用ハードウェアと同等の高速処理が可能であ
る。

また、ゲートアレー内の回路情報を順次書き換えて、デ
ータメモリに記憶される被処理データをシーケンシャル
に処理することＫより、このシーケンシャルな処理が、
一つのハードウェアの繰り返しの使用により実行され、
装置が小形化される。

さらに、複数の書き換え可能なゲートアレーを並列に配
置し、被処理データの信号線をそれぞれの書き換え可能
なゲートアレーに択一的に接続可能なように切換える手
段を設けたことにより、ある一つのゲートアレーで処理
を実行している間に、他のゲートアレー内の回路情報の
書き換えを行うことが可能となり、見掛は上の書き換え
時間がゼロになる。

実施例 第１図において、１１はデータメモリとしての画像メモ
リで、撮像用のカメラから入力ライン１２を経て入力さ
れる画像情報を格納可能とされている。

１３は書き換え可能なゲートアレーで、フィルタ１４と
アドレスカウンタ１５とを内蔵している。フィルタ１４
は、画像データライン１６と処理済データライン１７と
により、画像メモリｌｌに接続されている。

アドレスカウンタ１５は、アドレスライン１８により、
画像メモリ１１に接続されている。１９は画像メモリの
ためのチップセレクトラインである。

２０はシリアルメモリで、複数の回路情報信号を格納可
能となっている。このシリアルメモリ２０は回路データ
ライン２１によりゲートアレー１３に接続され、またゲ
ートアレー１３からクロック信号ライン２２がシリアル
メモリ２０に導かれている。２３はシリアルメモリ２０
のためのチップセレクトラインである。

ゲートアレー１３にはクロック信号の入力ライン２４が
接続され、また画像メモリｌｌには処理済の画像情報を
出力するための出力フィン２５が接続されている。

次に、上記構成にもとづく動作を説明する。電源投入以
前は、ゲートアレー１３において、フィルタ１４などに
て構成される内部機能は未定善になっている。

電源か投入されると、入力ライン２４からのクロック信
号がライン２２を経てシリアルメモリ２０に供給される
。すると、これに応じてシリアリメモリ２０から回路デ
ータライン２１を経て回路情報信号がゲートアレー１３
に入力され、このゲートアレー１３の内部の回路が定義
される。すなわち、フィルタ１４の機能が決定されると
ともに、アドレスカウンタ１５に所定のアドレスがカウ
ントされる。また、画像メモリ１１には、撮像用のカメ
ラからの画像情報が格納される。

処理が開始されると、上記の定接にしたがって、ケート
アレー１３のアドレスカウンタ１５からのアドレスデー
タにより画像メモリ１１がアクセスされ、所定アドレス
のデータがフィン１６を経てゲートアレー１３に読み出
される。読み出されたデータは、シリアルメモリ２０か
らの回路情報信号により機能を決定されたフィルタ１４
にて処理される。処理済のデータは、ライン１７を経て
画像メモリの所定のアドレスに再び書き込まれる。

シリアルメモリ２０における複数の回路情報をフィン２
２からのクロック信号により順にゲートアレー１３に送
り込み、ゲートアレー１３の内部の回路情報を順次書き
換えることにより、画像メモリ１１に格納された画像情
報に対し、シーケンシャルな処理が行われる。

第２１図は、このときのブロック線図を示すものである
。この場合には、ゲートアレー１３の内部の回路、特に
フィルタ１４の回路が、たとえば上述の第４図で示した
ものと同様のエツジ強調、２値化、孤立点除去、ラベリ
ングのために適するように、順をおって硬化する。そし
て、ゲートアレー１３の内部の回路の定義変えが行われ
るごとに、ＩＦ！Ｉｉ像メモリｌｌに格納された画像情
報がゲートアレー１３に読み出されて処理され、処理後
に画像メモリ１１に再格納される。

このようにすれば、ハードウェアを複数個用意する必要
はなく、単一のバードウェアとしてのゲートアレー１３
を繰り返し使用するだけで、内容の異なった複数の処理
がシーケンシャルに実行される。このため、装置の小形
化が可能となる。しかも、書き換え可能なゲートアレー
１３を用いたことによって、専用ハードウェアを用いた
場合と同等の高速処理が可能となる。また、シリアルメ
モリ２０に格納する回路情報を変更するだけで、ハード
ウェアを変更することなしに、処理項目の追加、変更が
可能である。

所定の処理か施された画像情報は、画像メモリ１１から
、出力ライン２５を経て次段階へ送り出される。

第３図は、ゲートアレー１３の書き換え時間を見掛は上
ゼロにするための構成を示す。ここでは、図示のように
複数の書き換え可能なゲートアレー１３を並列に配置し
、画像メモリ１１とこれらゲートアレー１３トを結ぶデ
ータライン１６．１７の途中に切換え装ｆａ２６を設け
ている。各ゲートアレー１３には、前述のシリアルメモ
リ２０からの回路情報信号のためのデータバス２７が接
続されている。

このような構成において、ある一つのゲートアレー１３
が切換え装置２６により画像メモリ１１に接続され、こ
のゲートアレー１３で処理が行なわれている間に、デー
タバス２７からの回路情報信号により他のゲートアレー
１３の内容を書き換える。上記処理の終了後、ただちに
上記他のゲートアレー１３に切り換えて処理を行うこと
で、見掛は上の書き換え時間をゼロにすることができる
。

発明の効果 以上述べたように本発明によると、単一のハードウェア
で、違った処理を高速で行うことができる。また、単一
のゲートアレー内の回路情報を順次書き換えることによ
り、シーケンシャルな処理を行うことが可能となり、装
置の小形化を達成できる。さらに、複数の書き換え可能
なゲートアレーを並列に配置し、一つのゲートアレーで
処理を行っている間に他のゲートアレーの内容を書き換
え、上記処理の終了後、ただちに切換えて他のゲートア
レーで処理を行うことにより、見掛は上の書き換え時間
をゼロにすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の信号処理回路の概略構成を
示す図、第２図は第１図の回路の機能を表わすブロック
図、第３図は複数の書き換え可能なゲートアレーを切換
えて使用するようにした回路の概略構成を示す図、第４
図は従来の画像処理のための信号処理回路のブロック図
、第５図は第４図の回路の具体的構成の概略図、第６図
は従来の他の信号処理回路の概略構成を示す図でめる。 １１・・・画像メモリ、１３・・・書き換え可能なゲー
トアレー、１４・・・フィルタ、１６・・・画像データ
ライン、１７・・・処理済データライン、２０・・・シ
リアルメモリ、２１・・・回路データライン。 代理人　　　森　　本　　義　　弘 第１図 第２図 第３図 第６図 第６図 ｂ〜門碧＝円丁６

Claims (1)

1. 【特許請求の範囲】 １、入力データに所定の処理を施して出力させる信号処
   理回路であって、前記入力データへの処理の内容を回路
   情報信号にもとづいて変更可能である書き換え可能なゲ
   ートアレーと、この書き換え可能なゲートアレーに回路
   情報信号を入力させる手段とを有することを特徴とする
   信号処理回路。 ２、入力データに所定の処理を施して出力させる信号処
   理回路であって、前記入力データへの処理の内容を回路
   情報信号にもとづいて変更可能である書き換え可能なゲ
   ートアレーと、この書き換え可能なゲートアレーとの間
   で被処理データを授受可能なデータメモリと、前記書き
   換え可能なゲートアレー内の回路情報を順字書き換えて
   、この書き換え可能なゲートアレーにより前記データメ
   モリ内の被処理データにシーケンシャルな処理を行わせ
   る手段とを有することを特徴とする信号処理回路。 ３、複数の書き換え可能なゲートアレーを並列に配置し
   、被処理データの信号線をそれぞれの書き換え可能なゲ
   ートアレーに択一的に接続可能なように切換える手段を
   設けたことを特徴とする請求項１または２記載の信号処
   理回路。