JPH0520447A - 画像処理用集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 単一のＬＳＩにより複数の画像演算処理を行
なう。 【構成】 複数種類の画像演算処理を行なうデータ演算
部１１と、外部のワークメモリ２１，２２と画像メモリ
３１，３２をそれぞれ個別にアクセスするためのアドレ
スを演算するアドレス演算部１４を有する。入出力制御
部１８Ａ，１８Ｂは、データ演算部１１にワークメモリ
２１，２２と画像メモリ３１，３２の画像処理用データ
のそれぞれを入力し、アドレス演算部１４にワークメモ
リ２１，２２と画像メモリ３１，３２の画像処理用デー
タおよびデータ演算部１１の演算結果をそれぞれ入力
し、ワークメモリ２１，２２と画像メモリ３１，３２に
データ演算部１１の演算結果を出力するとともに、ワー
クメモリ２１，２２と画像メモリ３１，３２間で画像処
理用データが授受されるように各メモリの画像処理デー
タを入出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２値画像に対して空間
フィルタリングなどの局所演算を施したり、濃度のヒス
トグラムを演算したり、あるいは重心位置などの特徴量
を演算することのできる画像処理用集積回路に関する。

【０００２】

【従来の技術】図１０はこの種の各種演算を行なう画像
処理装置の従来例である。カメラ１からの画像信号をＡ
Ｄコンバータ２でアナログ信号に変換して画像メモリ３
に取込む。画像メモリ３に取込まれたデータに対して
は、アドレス発生部４やデータ演算部５を備える画像処
理部６で各種の演算処理が施され、再び画像メモリ３に
記憶される。データ処理後、画像メモリ３のデータはＤ
Ａコンバータ７でアナログ信号に変換されてモニタ８上
に表示される。

【０００３】データ演算部５は、空間フィルタリングな
どを行なう局所演算ＬＳＩ、濃度のヒストグラムを演算
するＬＳＩ、重心位置などの特徴量を演算するＬＳＩな
どから構成される。ホストプロセッサ９は、どのＬＳＩ
を使用するかなどを指令するとともに、各ＬＳＩや画像
メモリ３を制御する。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像処理装置にあっては、各ＬＳＩはそれぞ
れ特定の画像演算処理を行なう専用のものであり、複数
種類の画像演算を行なうためにはそれぞれの演算処理用
のＬＳＩが必要となる。このため、汎用性の高い画像処
理を行なう画像処理装置を構築する場合、多数のＬＳＩ
を実装する必要があり、回路規模が大きくなる。

【０００５】本発明の目的は、単一のＬＳＩにより複数
の画像演算処理を行なうことのできる画像処理用集積回
路を提供することにある。

【０００６】

【課題を解決するための手段】一実施例を示す図１およ
び図２に対応付けて説明すると、本発明は、複数種類の
画像演算処理を行なうデータ演算部１１と、外部のワー
クメモリ２１，２２と画像メモリ３１，３２をそれぞれ
個別にアクセスするためのアドレスを演算するアドレス
演算部１４と、入出力制御部１８Ａ，１８Ｂとを有し、
入出力制御部１８Ａ，１８Ｂをつぎのように構成するこ
とにより、上述の目的を達成する。データ演算部１１に
ワークメモリ２１，２２と画像メモリ３１，３２の画像
処理用データのそれぞれを入力し、アドレス演算部１４
にワークメモリ２１，２２と画像メモリ３１，３２の画
像処理用データおよびデータ演算部１１の演算結果をそ
れぞれ入力し、ワークメモリ２１，２２と画像メモリ３
１，３２にデータ演算部１１の演算結果を出力するとと
もに、ワークメモリ２１，２２と画像メモリ３１，３２
間で画像処理用データが授受されるように各メモリの画
像処理データを入出力する。

【０００７】

【作用】入出力制御部１８Ａ，１８Ｂにより次のような
データの接続が可能である。アドレス演算部１４は、
ワークメモリ２１，２２と画像メモリ３１．３２の画像
処理用データおよびデータ演算部１１の演算結果を入力
可能で、ワークメモリ２１，２２と画像メモリ３１．３
２をアクセスするアドレスを演算して出力する。デー
タ演算部１４は、ワークメモリ２１，２２と画像メモリ
３１，３２の画像処理用データのそれぞれを入力可能
で、ワークメモリ２１，２２と画像メモリ３１，３２に
データ演算部１１の演算結果を出力可能である。ワー
クメモリ２１，２２と画像メモリ３１，３２間で画像処
理用データが授受可能である。したがって、各種演算に
適したデータ接続を設定することにより、単一の画像処
理用集積回路１０により、空間フィルタリングの局所演
算や、濃度ヒストグラム演算あるいは特徴量抽出演算な
どの複数の画像処理演算が実行できる。

【０００８】なお、本発明の構成を説明する上記課題を
解決するための手段と作用の項では、本発明を分かり易
くするために実施例の図を用いたが、これにより本発明
が実施例に限定されるものではない。

【０００９】

【実施例】図２は本発明による画像処理用集積回路を有
する画像処理装置の一実施例を示し、図１０と同様な箇
所には同一の符号を付して説明する。１０は画像処理Ｌ
ＳＩであり、データ入出力端子Ｄａ，Ｄｂには一対のワ
ークメモリ（ａ）２１とワークメモリ（ｂ）２２がそれ
ぞれ接続され、データ入出力端子Ｄｃ，Ｄｄには一対の
画像メモリ（ｃ）３１と画像メモリ（ｄ）３２がそれぞ
れ接続されている。ワークメモリ（ａ）２１とワークメ
モリ（ｂ）２２は、画像処理ＬＳＩ１０のアドレス出力
端子Ａ２からのアドレス信号でアクセスされ、画像メモ
リ（ｃ）３１と画像メモリ（ｄ）３２は、アドレス出力
端子Ａ１からのアドレス信号でアクセスされる。

【００１０】画像メモリ（ｄ）３２のデータ入出力端子
と画像処理ＬＳＩ１０のデータ入出力端子ＤｄにはＡＤ
コンバータ２とＤＡコンバータ７が共通接続され、ＡＤ
コンバータ２からの画像信号は、画像処理ＬＳＩ１０の
端子Ｄｄの出力に代り画像メモリ（ｄ）３２に入力され
る。また、画像メモリ（ｄ）３２のアドレスを制御しつ
つ記憶されている画像データを読み出すことにより、画
像メモリ（ｄ）３２のデータはＤＡコンバータ７へ出力
されてモニタ８上に表示される。

【００１１】ワークメモリ（ａ）２１とワークメモリ
（ｂ）２２のアドレスは共通であり、各メモリはそれぞ
れたとえばおよそ９ビットの容量を有する。ワークメモ
リ（ａ）２１とワークメモリ（ｂ）２２は、たとえば５
１２×５１２の画面１枚分の容量を持つのが理想である
が、最低１ライン分（５１２）あればよい。

【００１２】画像メモリ（ｃ）３１と画像メモリ（ｄ）
３２のアドレスも共通であるが、ワークメモリ（ａ）２
１とワークメモリ（ｂ）２２のアドレスとは異なる。画
像メモリ（ｃ）３１と画像メモリ（ｄ）３２は、たとえ
ばアドレスとして２０ビット使用する場合には、５１２
×５１２×４画面×ｎビット×２の容量を持つことがで
きる。

【００１３】図１は画像処理ＬＳＩ１０の詳細を示す。
データ演算部１１はセレクタ１２で選択されたいずれか
のメモリのデータに対して各種演算（上述した局所演
算、ヒストグラム演算、特徴量抽出演算など）を施し、
その結果をバスライン１３に出力する。アドレス演算部
１４は、セレクタ１５で選択されたデータ、すなわちデ
ータ演算部１１の出力あるいはアドレスカウンタ１６の
出力のいずれかを用いてアドレスを演算し、アドレス出
力端子Ａ１およびＡ２からワークメモリ（ａ）２１，ワ
ークメモリ（ｂ）２２，画像メモリ（ｃ）３１および画
像メモリ（ｄ）３２をアクセスするアドレス信号を出力
する。

【００１４】１７はアウトプットセレクタであり、デー
タ入出力端子Ｄａ，Ｄｂ，Ｄｃ，Ｄｄ，Ｅに送り出すデ
ータを選択する。１８Ａはバッファ、１８Ｂはレジスタ
であり、図３および図４に詳細を示すように構成され
る。すなわち、図３に示すワークメモリ（ａ）２１，ワ
ークメモリ（ｂ）２２，画像メモリ（ｃ）３１および画
像メモリ（ｄ）３２のデータ入出力部と、図４に示す外
部へのデータ入出力部とを有する。

【００１５】図３において、アウトプットセレクタ１７
からのデータはクロック信号ＣＬＫがローレベルのとき
にバッファ１８１ａ〜１８１ｄを介してデータ入出力端
子Ｄａ〜Ｄｄから出力され、ワークメモリ（ａ）２１，
ワークメモリ（ｂ）２２，画像メモリ（ｃ）３１および
画像メモリ（ｄ）３２のデータは、クロック信号ＣＬＫ
の立ち下がりでトランスペアレントラッチ１８２ａ〜１
８２ｄにラッチされてバスライン１３に送出される。な
お、バッファ１８１ａ〜１８１ｄの添字は各メモリに付
した（ａ）〜（ｄ）と対応している。

【００１６】図３のデータ入出力部では、クロックＣＬ
Ｋの前半でリード動作を、後半でライト動作を行なう。
したがって、クロックＣＬＫの前半で、画像メモリ
（ｃ）３１，画像メモリ（ｄ）３２，ワークメモリ
（ａ）２１およびワークメモリ（ｂ）２２のデータを読
みだしてトランスペアレンチラッチ１８２ａ〜１８２ｄ
にラッチした後で、クロックＣＬＫの後半で、バッファ
１８１ａ〜１８１ｄを介してアウトプットセレクタ１７
で選択されているデータをワークメモリ（ａ）２１，ワ
ークメモリ（ｂ）２２，画像メモリ（ｃ）３１および画
像メモリ（ｄ）３２のうちの対応するメモリへ書込む。
当然、クロック後半ではメモリからの出力を禁止する。

【００１７】図４において、アウトプットセレクタ１７
からの外部データはクロック信号ＣＬＫがハイレベルの
ときにバッファ１８１ｅを介して外部データ入出力端子
Ｅから出力され、外部データ入出力端子Ｅから入力され
るデータはクロック信号ＣＬＫの立ち上がりでトランス
ペアレントラッチ１８２ｅにラッチされてバスライン１
３に送出される。

【００１８】図４のデータ入出力部では、クロックＣＬ
Ｋの前半でライト動作を、後半でリード動作を行なう。
したがって、クロックＣＬＫの前半で、アウトプットセ
レクタ１７で選択されているデータをバッファ１８１ｅ
を介して外部へ送出する。また、クロックＣＬＫの後半
で外部のデータを読みだしてアウトプットセレクタ１７
にラッチする。当然、クロック前半ではメモリから出力
を禁止する。

【００１９】このように構成された画像処理装置の動作
を次に説明する。 （１）３×３空間フィルタリングの局所演算 図５および図６に基づいて、３×３空間フィルタリング
の局所演算時の動作について説明する。この場合、デー
タ演算部１１は画像メモリ（ｃ）３１の画像データに対
して次式の局所演算を行なってフィルタリングし、その
結果を画像メモリ（ｄ）３２に格納するものとして説明
する。

【数１】

【００２０】図５はパイプライン演算で空間フィルタリ
ングを実行するデータ演算部１１の構成図であり、１１
ａ〜１１ｆはラッチ、１１ｇ〜１１ｏは乗算器、１１ｐ
は加算器である。なお、この動作は周知であり説明を省
略する。

【００２１】図６は３×３空間フィルタリングの局所演
算を行なう際のデータ接続状態を示す図である。

【００２２】画像メモリ（ａ）３１と画像メモリ（ｂ）
３２をアクセスするためのアドレス信号Ａ１として、リ
ードアドレス信号はアドレスカウンタ１６の値を、ライ
トアドレス信号はアドレスカウンタ１６の値から一定値
を減算（バイアス）したものを使用する。これは、上記
パイプライン演算時の画像データの位置ずれを防止する
ためのバイアスである。

【００２３】ワークメモリ（ｃ）２１とワークメモリ
（ｄ）２２をアクセスするためのアドレス信号Ａ２とし
て、リードアドレス信号はアドレスカウンタ１６の値か
ら１ライン分オフセット減算したものを使用する。すな
わち、アドレスカウンタ１６の値が（ｘ，ｙ）ならば
（ｘ，ｙ−１）である。アドレス信号Ａ２のライトアド
レス信号はアドレスカウンタ１６の値を与える。

【００２４】また、データ入出力端子Ｄａ〜Ｄｄのデー
タ入出力は次のように設定する。データ入出力端子Ｄ
ｃに入力されるワークメモリ（ｂ）２２の画像データを
データ入出力端子Ｄａから出力するように設定する。
データ入出力端子Ｄａに入力されるワークメモリ（ａ）
２１の画像データをデータ入出力端子Ｄｂから出力する
ように設定する。データ演算部１１の演算結果をデー
タ入出力端子Ｄｄから出力するように設定する。

【００２５】さらに、ワークメモリ（ａ）２１，ワーク
メモリ（ｂ）２２はリードライト動作、画像メモリ
（ｃ）３１はリードオンリ動作、画像メモリ（ｄ）３２
はライトオンリ動作とする。

【００２６】このような構成をとることにより、ワーク
メモリ（ａ）２１のリードアドレスとライトアドレスは
１ライン分ずれ、ワークメモリ（ｂ）２２のリードアド
レスとライトアドレスは１ライン分ずれることになるか
ら、ワークメモリ（ａ）２１では１ライン分のディレイ
が得られ、ワークメモリ（ｂ）２２では２ライン分のデ
ィレイが得られる。

【００２７】データ演算部１１は、データ入出力端子Ｄ
ａ，Ｄｂ，Ｄｃの入力信号を同時に入力し、図５に示す
ようなディレイ回路を通すことにより（１）式の局所演
算が実行される。

【００２８】（２）濃度ヒストグラム演算 ヒストグラム演算とは、画像データの濃度分布を求める
演算である。この場合のデータ接続関係を図７（ａ）に
示し、画像メモリ（ｃ）３１に格納されている画像デー
タの濃度ヒストグラムをワークメモリ（ａ）２１および
ワークメモリ（ｂ）２２に格納するものとする。なお、
図７（ｂ）に示すように、ワークメモリ（ａ）２１には
濃度ヒストグラムの下位データが割当てられ、ワークメ
モリ（ｂ）２２には上位データが割当てられる。

【００２９】画像メモリ（ｃ）３１のアドレス信号Ａ１
はアドレスカウンタ１６の値を使用し、ワークメモリ
（ａ）２１，ワークメモリ（ｂ）２２のアドレス信号Ａ
２はアドレス演算部１４の出力値を使用する。ワークメ
モリ（ａ）２１，ワークメモリ（ｂ）２２をクリアした
後、画像メモリ（ｃ）３１の画像データをアドレス演算
部１４に入力してアドレス信号Ａ２を演算し、その演算
結果でワークメモリ（ａ）２１，ワークメモリ（ｂ）２
２をアクセスして画像データを読み出してデータ演算部
１１に送る。

【００３０】データ演算部１１では、ワークメモリ
（ａ）２１からデータ入出力端子Ｄａに入力される画像
データを下位データとして、また、ワークメモリ（ｂ）
２２からデータ入出力端子Ｄｂに入力される画像データ
を上位データとして濃度ヒストグラムデータを＋１だけ
インクリメント演算する。その演算結果のうち下位デー
タはデータ入出力端子Ｄａから出力されてワークメモリ
（ａ）２１に書込まれ、上位データはデータ入出力端子
Ｄｂから出力されてワークメモリ（ｂ）２２に書込まれ
る。このような動作をアドレスカウンタ１６からの出力
で１画面分走査すると、画像メモリ（ｃ）３１の画像デ
ータについての濃度ヒストグラムがワークメモリ（ａ）
２１，ワークメモリ（ｂ）２２に格納される。

【００３１】図７（ａ）と同様な構成でワークメモリ
（ａ）２１，ワークメモリ（ｂ）２２をリードオンリ動
作とし、データ演算部１１からの出力を画像メモリ
（ｃ）３１に書込むように制御すると、ワークメモリ
（ａ）２１，ワークメモリ（ｂ）２２をＬＵＴ（ルック
アップテーブル）として用いる濃度変換動作も実行でき
る。

【００３２】図８は図１に示す画像処理用集積回路を複
数個使用してなる画像処理装置の一例を示すもので、第
２および第３の画像処理用集積回路１０Ｂ，１０Ｃは上
述したと同様に３×３空間フィルタリングの局所演算を
実行してデータ入出力端子Ｅからそれぞれデータを出力
する。

【００３３】第１の画像処理用集積回路１０Ａのデータ
入出力端子Ｄｃには第２の画像処理用集積回路１０Ｂの
データ入出力端子Ｅからのデータが入力され、第１の画
像処理用集積回路１０Ａのデータ入出力端子Ｄｄには第
３の画像処理用集積回路１０Ｃのデータ入出力端子Ｅか
らのデータが入力される。第１の画像処理用集積回路１
０Ａはデータ入出力端子Ｄｃ，Ｄｄに入力されたデータ
を加算し、データ入出力端子Ｄｃ，Ｄｄから第２および
第３の画像処理用集積回路１０Ｂ，１０Ｃに加算データ
を戻すことにより、大きなサイズの空間フィルタリング
が可能となる。

【００３４】図９は図１に示す画像処理用集積回路を複
数個使用してなる画像処理装置のさらに他の一例を示す
もので、第１〜第３の画像処理用集積回路１０Ａ〜１０
Ｃはそれぞれ上述したと同様に３×３空間フィルタリン
グの局所演算を独立に実行する。

【００３５】また、第２および第３の画像処理用集積回
路１０Ｂ，１０Ｃは、自らで実行したフィルタリングの
結果とデータ入出力端子Ｄｃからの入力信号とを加算す
る。これにより、第３の画像処理用集積回路１０Ｃでは
図８の場合と同様に大きな空間のフィルタリングが可能
となる。この第３の画像処理用集積回路１０Ｃの結果を
そのデータ入出力端子Ｄｃから第２の画像処理用集積回
路１０Ｂのデータ入出力端子Ｅに戻し、さらに、第２の
画像処理用集積回路１０Ｂのデータ入出力端子Ｄｃから
第１の画像処理用集積回路１０Ａのデータ入出力端子
Ｅに戻すことにより、すべての画像処理用集積回路１０
Ａ〜１０Ｃで同一のフィリタリング結果を持つことがで
きる。

【００３６】

【発明の効果】以上詳細に説明したように、本発明によ
れば、単一の画像処理用集積回路により、たとえば空間
フィルタリングなどの局所演算を実行したり、濃度のヒ
ストグラムを演算したり、あるいは重心位置などの特徴
量を演算することのできるから、汎用性の高い画像処理
用装置の回路規模を小さくできる。

【図面の簡単な説明】

【図１】本発明に係る画像処理用集積回路の詳細ブロッ
ク図

【図２】図１の画像処理用集積回路を使用した画像処理
装置の全体構成図

【図３】ワークメモリと画像メモリとの間で画像処理デ
ータを授受する集積回路のデータ入出力部のブロック図

【図４】外部装置との間で画像処理データを授受する集
積回路のデータ入出力部のブロック図

【図５】３×３空間フィルタリング演算を行なうブロッ
ク図

【図６】３×３空間フィルタリングの局所演算を行なう
際のデータ接続状態を示す図

【図７】濃度ヒストグラム演算を行なう際のデータ接続
状態を示す図

【図８】本発明による画像処理用集積回路を複数個備え
た画像処理装置の一例を示すブロック図

【図９】本発明による画像処理用集積回路を複数個備え
た画像処理装置の一例を示すブロック図

【図１０】従来の画像処理装置の全体構成を示す図

【符号の説明】

１０ 画像処理用集積回路 １１ データ演算部 １２，１５ セレクタ １３ バスライン １４ アドレス演算部 １６ アドレスカウンタ １７ アウトプットセレクタ １８Ａ，１８１ａ〜１８１ｄ，１８１ｅ バッファ １８Ｂ，１８２ａ〜１８２ｄ，１８２ｅ ラッチ ２１，２２ ワークメモリ ３１，３２ 画像メモリ

Claims (1)

1. 【特許請求の範囲】 【請求項１】画像処理演算を行なう集積回路において、 複数種類の画像演算処理を行なうデータ演算部と、 外部のワークメモリと画像メモリをそれぞれ個別にアク
   セスするためのアドレスを演算するアドレス演算部と、 前記データ演算部に前記ワークメモリと画像メモリの画
   像処理用データのそれぞれを入力し、前記アドレス演算
   部に前記ワークメモリと画像メモリの画像処理用データ
   および前記データ演算部の演算結果をそれぞれ入力し、
   前記ワークメモリと画像メモリに前記データ演算部の演
   算結果を出力するとともに、ワークメモリと画像メモリ
   間で画像処理用データが授受されるように各メモリの画
   像処理用データを入出力するように、データ接続を制御
   する入出力制御部とを具備することを特徴とする画像処
   理用集積回路。