JPH0687265B2 - 空間フィルタ回路 - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、空間フィルタ回路に関する。

従来技術と問題点 空間フィルタ処理は、イメージエンハンスメントの手段
として有効であり、計算機画像処理でもきわめて重要で
ある。

ディジタル画像処理における空間フィルタとは、対象と
する画像が存在する空間を２次元平面として考え、この
平面を例えば、３×３ウインドウと呼ばれる９個の局所
領域画素により空間周波数走査するものである。平滑化
フィルタの場合は中心画素近傍の８個を眺め、これら近
傍画素の有する濃度値の総和から平均を求め、新しい中
央値とするこのような平滑化の外に、よく知られている
ように微分フィルタなどもこの空間フィルタにより行わ
れる。

一般に、画素処理における空間フィルタは、２次元の積
和演算が基本となる。入力対象としては、例えば、１次
元のテレビジョン走査線データを基本とし、それをA/D
変換し、所定の２次元データを構成した後に、２次元の
積和演算を行う。積和演算では、入力ビデオ信号を直接
処理するために、１中心画素あたり70〜120ns以内で３
×３（９画素）や５×５（25画素）の演算を行う、高速
演算が要求される。そのため、従来は、上記の空間フィ
ルタ演算を行うためには、乗算器および加算器を用いて
積和演算を行うことが考えられていた。しかしながら、
現状の半導体技術では、３×３（９画素）の場合に必要
とされる９回の乗算および８回の加算、或るいは、５×
５（25画素）の場合に必要とされる25回の乗算および24
回の加算を70〜120ns以内で完了することは不可能であ
る。すなわち、乗算器を使用していたのでは、演算器自
身の処理速度が遅くしかも装置が大規模になるため画像
処理装置のLSI化が困難であるという問題点がある。

発明の目的 本発明の目的は、空間フィルタの３×３近傍演算におい
て使用回数が多い定数を予め準備し、定数倍された入力
データを選択加算することにより乗算器を不要とし、高
速に画素処理を行うと共にLSI化を容易にすることにあ
る。

発明の構成 本発明によれば、入力画像の画素の各画素を中心として
各々所定の位置にある複数の画素のデータを入力し、該
各々所定の位置の画素の値に対して該各々所定の位置に
応じた一定値を乗じた値の総和に相当する値を求める空
間フィルタ回路において、前記各々所定の位置毎に対応
してマルチプレクサを設け、各マルチプレクサの入力側
には、該各々所定の位置にある画素の値を入力して、該
入力した画素の値を、該値を示すビット列をビットシフ
トまたはビット反転をすることによって、それぞれ予め
設定された定数倍する複数の定数倍手段を設け、該各マ
ルチプレクサは、与えられた制御信号に応じて、該マル
チプレクサの入力側の該複数の定数倍手段の何れか１つ
の出力を選択して、或るいは、零を出力し、前記各々所
定の位置毎に対応して設けられた全てのマルチプレクサ
の出力の総和を求める加算手段を設けてなることを特徴
とする空間フィルタ回路が提供される。

発明の実施例 以下、本発明を実施例により添付図面を参照して説明す
る。

先ず、本発明の対象となる演算定数を第１図に基いて説
明する。第１図は、３×３の近傍画素Fi_{-1 ，}j_-1,Fi_，j
_-1,Fi_{+1 ，}j_-1,Fi_{-1 ，}j,Fi_，j,Fi_{+1 ，}j,Fi_{-1 ，}j₊₁,Fi_，j
₊₁,Fi_{+1 ，}j₊₁を示している。（ ）内の数字は、各画素
が有する演算定数である。中心画素Fi_，ｊのみが0,2,4
であり、他の周囲の８個の画素は0,＋1,−１である。

このような各画素と入力データとの３×３画像近傍演算
の一例を第２図に示す。第２図のは次の式の演算に
対応している。以下、第２図のからまでは次の式
から式までに表わす演算に対応している。例えば、第
２図のやは１次元での演算であり、第２図のや
は２次元での演算である。

Gij＝Fi_{+1 ，}ｊ−Fi_{-1 ，}ｊ …… Gij＝−（Fi_{+1 ，}ｊ−Fi_{-1 ，}ｊ） …… Gij＝Fi_，j₊₁−Fi_，j_-1 …… Gij＝−（Fi_，j₊₁−Fi_，j₊₁） …… Gij＝Fi_{-1 ，}j₊₁−Fi_{+1 ，}j₊₁ …… Gij＝−（Fi_{-1 ，}j_-1−Fi_{+1 ，}j₊₁₎ …… Gij＝Fi_{+1 ，}j_-1−Fi_{-1 ，}j₊₁ …… Gij＝−（Fi_{+1 ，}j_-1−Fi_{-1 ，}j₊₁₎ …… Gij＝Fi_{-1 ，}j_-1＋Fi_，j_-1＋Fi_{+1 ，}j_-1 −Fi_{-1 ，}j₊₁−Fi_，j₊₁−Fi_{+1 ，}j₊₁ …… Gij＝−（Fi_{-1 ，}j_-1＋Fi_，j_-1＋Fi_{+1 ，}j_-1 −Fi_{-1 ，}j₊₁−Fi_，j₊₁−Fi_{+1 ，}j₊₁） …… Gij＝Fi_{-1 ，}j_-1＋Fi_{+1 ，}ｊ＋Fi_{-1 ，}j₊₁ −Fi_{+1 ，}j_-1−Fi_{+1 ，}ｊ−Fi_{+1 ，}j₊₁ …… Gij＝−（Fi_{-1 ，}j_-1＋Fi_{-1 ，}ｊ＋Fi_{-1 ，}j₊₁ −Fi_{+1 ，}j_-1−Fi_{+1 ，}ｊ−Fi_{+1 ，}j₊₁） …… Gij＝2Fi_，ｊ−Fi_{-1 ，}ｊ−Fi_{+1 ，}ｊ …… Gij＝2Fi_，ｊ−Fi_，j_-1−Fi_，j₊₁ …… Gij＝2Fi_，ｊ−Fi_{-1 ，}j_-1−Fi_{+1 ，}j₊₁ …… Gij＝2Fi_，ｊ−Fi_{+1 ，}j_-1−Fi_{-1 ，}j₊₁ …… Gij＝4Fi_，ｊ−Fi_，j_-1−Fi_{-1 ，}ｊ−Fi_，j₊₁−Fi_{+1 ，}ｊ
…… Gij＝4Fi_，ｊ−Fi_{-1 ，}j_-1−Fi_{+1 ，}j_-1−Fi_{-1 ，}j₊₁ −Fi_{+1 ，}j₊₁ …… 上記のように、本発明は極めて使用回数の多い定数につ
いて画像演算処理を行うものであり、第３図に示すよう
に定数倍する。図中、0/＋1/−１になる記号は入力デー
タの０または＋１または−１の定数倍を示し、0/2/4な
る記号は０または２または４の定数倍を示す。

第４図は上記の演算を行うための本発明に係る演算回路
20の構成図である。演算回路20はマルチプレクサ回路20
1、加算回路202及び絶対値回路203から構成されてい
る。マルチプレクサ回路201は３×３近傍演算に対応し
て９個のマルチプレクサMUX1,2…９を有する。この実施
例に使用したマルチプレクサは、入力Ｓ（０を選択する
か１を選択するかのセレクト信号）と出力ゲート信号Ｇ
（Ｇ＝０のときにはＹ＝０、Ｇ＝１のときにはＹ＝SAXS
Bをとる）から成る2to1マルチプレクサである（第５
図）。

これらマルチプレクサの入力は、MUX5以外は入力データ
そのものとその反転入力データ即ち２の補数表現したも
のとのいずれかである。またMUX5に関しては、2Fi_，ｊ
と4Fi_，ｊである。この場合入力時にそれぞれ１ビット
左シフト、２ビット左シフトしたものを接続するだけで
よく、乗算器を別に設ける必要はない。従って、MUX1に
は、Fi_{-1 ，}j_-1と−Fi_{-1 ，}j_-1,MUX2にはFi_，j_-1と−Fi_，
j_-1,MUX3にはFi_{+1 ，}j_-1と−Fi_{+1 ，}j_-1,MUX4にはFi_{-1 ，}
ｊと−Fi_{-1 ，}j,MUX5には2Fi_，ｊと4Fi_，j,MUX6にはFi_+1
，ｊと−Fi_{+1 ，}j,MUX7にはFi_{-1 ，}j₊₁と−Fi_{-1 ，}j₊₁,MUX
8にはFi_，j₊₁と−Fi_，j₊₁,MUX9にはFi_{+1 ，}j₊₁と−Fi_+1
，j₊₁がそれぞれ入力される。

これらの入力は、第１表に示す演算制御論理に従ってマ
ルチプレクサ回路201で処理されてから、加算回路202で
総和され、絶対値回路203により絶対値がとられるかあ
るいは総和された状態で、新たな演算結果Gi_，ｊが得ら
れる。

第１表の横の欄は、第４図に示した各マルチプレクサMU
X1から９までのセレクト信号Ｓとゲート信号Ｇを示し、
縦の欄は、第２図に示したからまでの演算の種類を
示す。

例えば、第２図のの演算を行う場合には、 MUX1のＳ＝X,G＝0,MUX2のＳ＝X,G＝0, MUX3のＳ＝X,G＝0,MUX4のＳ＝1,G＝1, MUX5のＳ＝X,G＝0,MUX6のＳ＝0,G＝1, MUX7のＳ＝X,G＝0,MUX8のＳ＝X,G＝0, MUX9のＳ＝X,G＝０を設定する。

ここにS,G,Yは第１表の欄外に記載した意味を持つ信号
である。即ち、Ｓは０であればデータを直接に、１であ
れば反転して入力するセレクト信号であり、Ｘであれば
don′t care即ちデータは直接でも反転したものでもよ
い。Ｇは０であれば入力データを通過させないでＹ＝０
を出力し、１であれば入力データを通過させＹ＝SAVS
Bに従って演算を行う出力ゲート信号である。尚、Ｓ＝
Ｘのときは必らずＹ＝０となる。

ここに、Ｙ＝SAVSBはＳ＝１のときはＡを出力し、Ｓ
＝０であればＢを出力することを意味する（第５図）。

従ってＧ＝１のときはＹ＝ＡまたはＹ＝Ｂとなりいずれ
かを出力する。

上記論理によって Gij＝Fi_{+1 ，}ｊ−Fi_{-1 ，}ｊ または Gij＝|Fi_{+1 ，}ｊ−Fi_{-1 ，}j| が得られる（第４図）。

他の第２図のからまでの演算も同様に行われる。

第６図は、第４図の演算回路を用いてLSI化できるよう
に、空間フィルタの各窓（第３図）に対応して９個のレ
ジスタ11,12…19を設けると共に一点鎖線で示す本発明
空間フィルタ回路１の外部にラインバッファ2,3を２行
分接続したものである。入力データ｛Fij｝は、空間フ
ィルタの１行目に相当するものがレジスタ11,12,13を介
して既述したようにマルチプレクサ回路201に入力す
る。同時に２行目に相当するものがレジスタ11とライン
バッファ２を介して該２行目レジスタ14,15,16を経てマ
ルチプレクサ回路201に入力する。更に３行目に相当す
る入力データはレジスタ11、ラインバッファ２レジスタ
14及びラインバッファ３を介してレジスタ17,18,19を経
由し、マルチプレクサ回路201に入力する。

このように、３行分たまったデータは第４図で説明した
ような演算処理を施され、演算対象画像を唯一度走査す
るだけで３×３の局所近傍演算を実現することができ
る。

第７図は本発明回路を１チップ化する場合のピン構成を
示す。入力データの処理のために８ピンずつ必要であ
り、演算結果を出力するために16ピン、演算の桁上り桁
下りのために１ピンがそれぞれ必要である。更にはマル
チプレクサに切替命令を与えるために５ピン、クロック
信号のために１ピン、また絶対値演算を行うために１ピ
ン必要である。このようにピン構成することで、１チッ
プでエッジ検出、ディザ化等が可能であり、タンデムに
結合することにより多段空間フィルタ等にすることがで
き、更にパラに結合することにより容易に倍精度の演算
が可能となる。これらはいずれも速度低下は影響は全く
ない。

発明の効果 上記の通り、本発明によればよく使用される定数を乗し
た形の入力データを生成し、外部から与える演算命令に
よってこの定数倍されたデータを選択し加算するだけで
画像近傍演算ができるので、従来のように乗算器を使用
することなく高速に画像処理が行えると共にLSI化が可
能となる。

【図面の簡単な説明】

第１図は本発明に用いる演算定数を示す図、第２図は本
発明による演算例を示す図、第３図は本発明による定数
倍の種類を示す図、第４図は本発明の演算回路、第５図
は第４図の回路に使用するマルチプレクサの動作説明
図、第６図は本発明に係る空間フィルタ回路、第７図は
本発明回路のピン構成図である。 １……空間フィルタ回路、2,3……ラインバッファ、11,
12…19……レジスタ、20……演算回路、201……マルチ
プレクサ回路、202……加算回路、203……絶対値回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭48−57562（ＪＰ，Ａ) 特開 昭59−2164（ＪＰ，Ａ) 特開 昭56−8140（ＪＰ，Ａ) 特開 昭58−222383（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力画像の画素の各画素を中心として各々
   所定の位置にある複数の画素のデータを入力し、該各々
   所定の位置の画素の値に対して該各々所定の位置に応じ
   た一定値を乗じた値の総和に相当する値を求める空間フ
   ィルタ回路において、 前記各々所定の位置毎に対応してマルチプレクサを設
   け、 各マルチプレクサの入力側には、該各々所定の位置にあ
   る画素の値を入力して、該入力した画素の値を、該値を
   示すビット列をビットシフトまたはビット反転すること
   によって、それぞれ予め設定された定数倍する複数の定
   数倍手段を設け、 該各マルチプレクサは、与えられた制御信号に応じて、
   該マルチプレクサの入力側の該複数の定数倍手段の何れ
   か１つの出力を選択して、或るいは、零を出力し、 前記各々所定の位置毎に対応して設けられた全てのマル
   チプレクサの出力の総和を求める加算手段を設けてなる
   ことを特徴とする空間フィルタ回路。