JPS60218168A - 空間フイルタ回路 - Google Patents
空間フイルタ回路Info
- Publication number
- JPS60218168A JPS60218168A JP59073030A JP7303084A JPS60218168A JP S60218168 A JPS60218168 A JP S60218168A JP 59073030 A JP59073030 A JP 59073030A JP 7303084 A JP7303084 A JP 7303084A JP S60218168 A JPS60218168 A JP S60218168A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- constant
- data
- multiplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration by the use of local operators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、空間フィルタ回路に関する。
従来技術と問題点
空間フィルタ処理は、イメージエンハンスメントの手段
として有効であル、計算機画像処理でもきわめて重要で
ある。
として有効であル、計算機画像処理でもきわめて重要で
ある。
ディジタル画像処理における空間フィルタとは、対象と
する画像が存在する空間を２次元平面として考え、この
平面を糟えば、３×３ウインドウと呼ばれる９個の局所
領域画素により空間周波数操作するものである。平滑化
フィルタの場合は中心画素近傍の８個を眺め、これら近
傍画素の有する、濃度値の総和から平均をめ、新しい中
央値とする。このような平滑化の外に、よく知られてい
るように微分フィルタなどもこの空間フィルタにより行
われる。
する画像が存在する空間を２次元平面として考え、この
平面を糟えば、３×３ウインドウと呼ばれる９個の局所
領域画素により空間周波数操作するものである。平滑化
フィルタの場合は中心画素近傍の８個を眺め、これら近
傍画素の有する、濃度値の総和から平均をめ、新しい中
央値とする。このような平滑化の外に、よく知られてい
るように微分フィルタなどもこの空間フィルタにより行
われる。
ところが、上記の画像処理をするに当たっては、従来は
乗算器と加算器が必要であった。そして乗算器によシ、
設定したウィンドウの各画素の定数と入力データとの乗
算を行っていた。
乗算器と加算器が必要であった。そして乗算器によシ、
設定したウィンドウの各画素の定数と入力データとの乗
算を行っていた。
しかし、乗算器を使用していたのでは、演算器。
自身の処理速度が遅くしか奄装置が大規模になるため画
像処理装置のＬＳＩ化が困難であるという問題点がある
。− 発明の目的 本発明の目的は、空間フィルタの３×３近傍演算におい
て使用回数が多い定数を予め準備し、定数倍された入力
データを選択加算することによシ乗算器を不用とし、高
速に画像処理を行うと共にＬＳＩ化を容易にすることに
ある。
像処理装置のＬＳＩ化が困難であるという問題点がある
。− 発明の目的 本発明の目的は、空間フィルタの３×３近傍演算におい
て使用回数が多い定数を予め準備し、定数倍された入力
データを選択加算することによシ乗算器を不用とし、高
速に画像処理を行うと共にＬＳＩ化を容易にすることに
ある。
発明の構成
本発明によれば、入力画像データの各画素に対応しかつ
該データを格納する複数個のレジスタが設けられ、レジ
スタの入力側にはラインバッファが、出力側には各レジ
スタの出力の定数倍値を入力とする演算回路がそれぞれ
設けられ、該演算回路は上記レジスタの数に等しい複数
個のマルチプレクサと各マルチプレクサの出力の総和を
とる加算回路から構成されて演算命令によ如マルチプレ
クサを切シ替えることによ多入力画像データの空間フィ
ルタ処理を行うようにしたことを特徴とする空間フィル
タ回路が提供される。
該データを格納する複数個のレジスタが設けられ、レジ
スタの入力側にはラインバッファが、出力側には各レジ
スタの出力の定数倍値を入力とする演算回路がそれぞれ
設けられ、該演算回路は上記レジスタの数に等しい複数
個のマルチプレクサと各マルチプレクサの出力の総和を
とる加算回路から構成されて演算命令によ如マルチプレ
クサを切シ替えることによ多入力画像データの空間フィ
ルタ処理を行うようにしたことを特徴とする空間フィル
タ回路が提供される。
発明の実施例
以下、本発明を実施例によシ添付図面を参照して説明す
る。
る。
先ず、本発明の対象となる演算定数を第１図に基いて説
明する。第１図は、３×３の近傍画素る。０内の数字は
、各画素が有する演算定数である。中心画素Ｆｌ、ｊの
みが０．２．４であり、他の周囲の８個の画素はＯ，＋
１．−１である。
明する。第１図は、３×３の近傍画素る。０内の数字は
、各画素が有する演算定数である。中心画素Ｆｌ、ｊの
みが０．２．４であり、他の周囲の８個の画素はＯ，＋
１．−１である。
このような各画素と入力データとの３×３画像近傍演算
の一例を第２図に示す。第２図の■は次の０式の演算に
対応している。以下、第２図の■から［株］までは次の
■式から［相］式までに表わす演算に対応している。例
えば、第２図の■や■は１次元での演算であり、第２図
の■やｑ９は２次元での演算である。
の一例を第２図に示す。第２図の■は次の０式の演算に
対応している。以下、第２図の■から［株］までは次の
■式から［相］式までに表わす演算に対応している。例
えば、第２図の■や■は１次元での演算であり、第２図
の■やｑ９は２次元での演算である。
上記のように、本発明は極めて使用回数の多い定数につ
いて画像演算処理を行うものであ杉、第３図に示すよう
に定数倍する。図中、０／＋１／−１なる記号は入力デ
ータのＯまたは＋１または−１の定数倍を示し、０／２
／４なる記号は０または２または４の定数倍を示す。
いて画像演算処理を行うものであ杉、第３図に示すよう
に定数倍する。図中、０／＋１／−１なる記号は入力デ
ータのＯまたは＋１または−１の定数倍を示し、０／２
／４なる記号は０または２または４の定数倍を示す。
第４図は上記の演算を行うための本発明に係る演算回路
２０の構成図である。演算回路２０はマルチプレクサ回
路２０１、加算回路２０２及び絶対値回路２０３から構
成されている。マルチプレクサ回路２０１は３×３近傍
演算に対応して９個のマルチプレクサ■■１，２・・・
９を有する。この実施例に使用したマルチプレクサは、
入力Ｓ（０を選択するか１を選択するかのセレクト信号
）と出力ダート信号Ｇ（Ｇ＝ＯのときにはＹ＝０、Ｇ＝
１のときにはＹ＝５ＡＸＳＢをとる）から成る２ｔ。
２０の構成図である。演算回路２０はマルチプレクサ回
路２０１、加算回路２０２及び絶対値回路２０３から構
成されている。マルチプレクサ回路２０１は３×３近傍
演算に対応して９個のマルチプレクサ■■１，２・・・
９を有する。この実施例に使用したマルチプレクサは、
入力Ｓ（０を選択するか１を選択するかのセレクト信号
）と出力ダート信号Ｇ（Ｇ＝ＯのときにはＹ＝０、Ｇ＝
１のときにはＹ＝５ＡＸＳＢをとる）から成る２ｔ。
１マルチゾレクサである（第５図）。
これらマルチプレクサの入力は、ＭＴＪＸ５以外は入力
データそのものとその反転入力データ即ち２の補数表現
したものとのいずれかである。また■■５に関しては、
２Ｆ１．ｊと４Ｆ５ｊである。この場合入力時にそれぞ
れ１ビツト左シフト、２ビット左シフトしたものを接続
するだけでよく、乗算器を別に設ける必要はない。従っ
て、ＭＬＴＸ１には八ＦＩ−ちｊ−１と−Ｆト舅−１ｔ
■■２にはＦｌ、ｊ−１とＦｌ、ｊ−１，随■３には”
ｉ４１、ｊ−１と−Ｆｉ＋１．ｊ−１１■■４にはＦｌ
−１，ｊと−Ｆト舅、ＭＵＸ５には２Ｆ１．ｊと４Ｆ１
．ｊ。
データそのものとその反転入力データ即ち２の補数表現
したものとのいずれかである。また■■５に関しては、
２Ｆ１．ｊと４Ｆ５ｊである。この場合入力時にそれぞ
れ１ビツト左シフト、２ビット左シフトしたものを接続
するだけでよく、乗算器を別に設ける必要はない。従っ
て、ＭＬＴＸ１には八ＦＩ−ちｊ−１と−Ｆト舅−１ｔ
■■２にはＦｌ、ｊ−１とＦｌ、ｊ−１，随■３には”
ｉ４１、ｊ−１と−Ｆｉ＋１．ｊ−１１■■４にはＦｌ
−１，ｊと−Ｆト舅、ＭＵＸ５には２Ｆ１．ｊと４Ｆ１
．ｊ。
ＭＵＸ６にはＦｉ＋１、ｊと−Ｆ１＋１．ｊ＊■■７に
はＦｌ−１，ｉｔ１と−Ｆｉ−１．ｊ＋１１ＭＵＸ８に
はＦ１１ｊ＋１と−ＦＢ、ｊ４１。
はＦｌ−１，ｉｔ１と−Ｆｉ−１．ｊ＋１１ＭＵＸ８に
はＦ１１ｊ＋１と−ＦＢ、ｊ４１。
■■９にはＦと−Ｆｉ＋１、ｉｔ１がそれぞれ入力さｉ
ｔ１．ｉｔ１ れる。
ｔ１．ｉｔ１ れる。
これらの入力は、第１表に示す演算制御論理に従ってマ
ルチルクサ回路２０１で処理されてから、加算回路２０
２で総和され、絶対値回路２０３によシ絶対値がとられ
るかあるいは総和された状態で、新たな演算結果Ｇｌ、
ｊが得られる。
ルチルクサ回路２０１で処理されてから、加算回路２０
２で総和され、絶対値回路２０３によシ絶対値がとられ
るかあるいは総和された状態で、新たな演算結果Ｇｌ、
ｊが得られる。
第１弐の横の欄は、第４図に示した各マルチプレクサＭ
ＵＸＩから９までのセレクト信号Ｓとダート信号Ｇを示
し、縦の欄は、第２図に示した■から＠までの演算の種
類を示す。
ＵＸＩから９までのセレクト信号Ｓとダート信号Ｇを示
し、縦の欄は、第２図に示した■から＠までの演算の種
類を示す。
例えは、第２図の■の演算を行う場合には、ＭＵＸＩの
Ｓ＝Ｘ、Ｇ＝Ｏ、■■２のＳ＝Ｘ、Ｇ＝Ｏ。
Ｓ＝Ｘ、Ｇ＝Ｏ、■■２のＳ＝Ｘ、Ｇ＝Ｏ。
狐■３のＳ＝Ｘ、Ｇ＝Ｏ，ＭＩＪＸ４のＳ＝ｌ、Ｇ＝１
。
。
狐■５のＳ＝Ｘ、Ｇ＝Ｏ、皿■６の８＝０、Ｇ＝１。
ＭＵＸ７０Ｓ＝Ｘ、Ｇ＝Ｏ，ＭＵＸ８のＳ＝Ｘ、Ｇ＝０
。
。
皿■９のＳ＝Ｘ、Ｇ＝０を設定する。
ここにＳ、Ｇ、Ｙは第１衣の欄外に記載した意味を持つ
信号である。即ち、ＳはＯであればデータを直接に、１
であれば反転して入力するセレクト信号でｉｂ、Ｘ″Ｔ
６れはｄｏｎ’ｔｃａｒｅ即ちデータは直接でも反転し
たものでもよい。ＧはＯであれは入力データを通過させ
ないでＹ＝Ｏを出力し、１であれば入力データを通過さ
せＹ＝５ＡＶＳＨに従って演算を行う出力ダート信号で
ある。尚、Ｓ＝Ｘのときは必らずＹ＝０となる。
信号である。即ち、ＳはＯであればデータを直接に、１
であれば反転して入力するセレクト信号でｉｂ、Ｘ″Ｔ
６れはｄｏｎ’ｔｃａｒｅ即ちデータは直接でも反転し
たものでもよい。ＧはＯであれは入力データを通過させ
ないでＹ＝Ｏを出力し、１であれば入力データを通過さ
せＹ＝５ＡＶＳＨに従って演算を行う出力ダート信号で
ある。尚、Ｓ＝Ｘのときは必らずＹ＝０となる。
ここに、Ｙ＝ＳＡＶＳＢは５＝１（７）ときはＡを出力
し、Ｓ−〇であればＢを出力することを意味する（第５
図）。
し、Ｓ−〇であればＢを出力することを意味する（第５
図）。
従ってＧ＝１のときはＹ＝ＡまたはＹ＝Ｂとなシいずれ
かを出力する。
かを出力する。
上ｉ［２ｉＩ８１理によって
Ｇｉｊ”Ｆｉ＋１．ｊ’ｌ−１．ｊ
または
ＧＢ＝ｌＦｓ＋１．ｊＩＪ−１，ｊｌ
が得られる（第４図）。
他の第２図の■から［相］までの演算も同様に行われる
。
。
第６図は、第４図の演算回路を用いてＬＳＩ化できるよ
うに、空間フィルタの各窓（第３図）に対応して９個の
レジスタ１１．１２・・・１９を設けると共に一点鎖線
で示す本発明壁間フィルタ回路１の外部にラインバッフ
ァ２．３に２行分接続したものである。入力データ（Ｆ
、ｊ）は、９間フィルタの１行目に相当するものがレジ
スタ１１．１２゜１３を介して既述したようにマルチプ
レクサ回路２０１に入力する。同時に２行目に相当する
ものがレジスタ１１とラインバッファ２を介して該２行
目レジスタ１４，１５．１６を経てマルチプレクサ回路
２０１に入力する。更に３行目に相当する入力データは
レジスタ１１、ラインバッファ２レジスタ１４及びライ
ンバッファ３を介してレジスタ１７．１８．１９を経由
し、マルチプレクサ回路２０１に入力する。
うに、空間フィルタの各窓（第３図）に対応して９個の
レジスタ１１．１２・・・１９を設けると共に一点鎖線
で示す本発明壁間フィルタ回路１の外部にラインバッフ
ァ２．３に２行分接続したものである。入力データ（Ｆ
、ｊ）は、９間フィルタの１行目に相当するものがレジ
スタ１１．１２゜１３を介して既述したようにマルチプ
レクサ回路２０１に入力する。同時に２行目に相当する
ものがレジスタ１１とラインバッファ２を介して該２行
目レジスタ１４，１５．１６を経てマルチプレクサ回路
２０１に入力する。更に３行目に相当する入力データは
レジスタ１１、ラインバッファ２レジスタ１４及びライ
ンバッファ３を介してレジスタ１７．１８．１９を経由
し、マルチプレクサ回路２０１に入力する。
このように、３行分たまったデータは第４図で説明した
ような演算処理を施され、演算対象画像を唯一度走査す
るだけで３×３の局所近傍演算を実現することができる
。
ような演算処理を施され、演算対象画像を唯一度走査す
るだけで３×３の局所近傍演算を実現することができる
。
第７図は本発明回路を１チツプ化する場合のピン構成を
示す。入力データの処理のために８ビンずつ必要でアリ
、演算結果を出力するために１６ビン、演算の桁上り桁
下シのために１ピンがそれぞれ必要である。更にはマル
チプレクサに切替命令を与えるために５ピン、クロック
信号のために１ビン、また絶対匝演算を行うために１ビ
ン必要である。このようにピン構成することで、１チツ
プでエツジ検出、ディザ化等が可能であり、タンデムに
結合することにより多段空間フィルタ等にすることがで
き、更にパラに結合することにより容易に倍精度の演算
が可能となる。これらはいずれも速度低下は影響は全く
ない。
示す。入力データの処理のために８ビンずつ必要でアリ
、演算結果を出力するために１６ビン、演算の桁上り桁
下シのために１ピンがそれぞれ必要である。更にはマル
チプレクサに切替命令を与えるために５ピン、クロック
信号のために１ビン、また絶対匝演算を行うために１ビ
ン必要である。このようにピン構成することで、１チツ
プでエツジ検出、ディザ化等が可能であり、タンデムに
結合することにより多段空間フィルタ等にすることがで
き、更にパラに結合することにより容易に倍精度の演算
が可能となる。これらはいずれも速度低下は影響は全く
ない。
発明の効果
上記の通り、本発明によればよく使用される定数を乗し
た形の入力データを生成し、外部から与える演算命令に
よってこの定数倍されたデータを選択し加算するだけで
画像近傍演舞ができるので、従来のように乗算器を使用
することなく高速に画像処理が行えると共にＬＳＩ化が
可能となる。
た形の入力データを生成し、外部から与える演算命令に
よってこの定数倍されたデータを選択し加算するだけで
画像近傍演舞ができるので、従来のように乗算器を使用
することなく高速に画像処理が行えると共にＬＳＩ化が
可能となる。
第１図は本発明に用いる演算定数を示す図、第２図は本
発明による演算例を示す図、第３図は本発明による定数
倍の種類を示す図、第４図は本発明の演算回路、第５図
は第４図の回路に使用するマルチプレクサの動作説明図
、第６図は本発明に係る空間フィルタ回路、第７図は本
発明回路のピン構成図である。 １・・・空間フィルタ回路、２．３・・・ラインパッフ
ァ、１１．１２・・・】９・・・レジスタ、２０・・・
演算回路、２０１・・・マルチプレクサ回路、２０２・
・・・加算回路、２０３・・・絶対瞳回路。 特許用願人 富士通株式会社 特許出願代理人 弁理士青木朗 弁理士西舘和之 弁理士内１）幸男 弁理士山口昭之 （１３） 第１図 Ｏ■ 絵 ＯＯ ＤＯ ■Ｏ＠ 一仄００− ［株］Ｏ ＯＯ ＣＩ！ｏｃｋ
発明による演算例を示す図、第３図は本発明による定数
倍の種類を示す図、第４図は本発明の演算回路、第５図
は第４図の回路に使用するマルチプレクサの動作説明図
、第６図は本発明に係る空間フィルタ回路、第７図は本
発明回路のピン構成図である。 １・・・空間フィルタ回路、２．３・・・ラインパッフ
ァ、１１．１２・・・】９・・・レジスタ、２０・・・
演算回路、２０１・・・マルチプレクサ回路、２０２・
・・・加算回路、２０３・・・絶対瞳回路。 特許用願人 富士通株式会社 特許出願代理人 弁理士青木朗 弁理士西舘和之 弁理士内１）幸男 弁理士山口昭之 （１３） 第１図 Ｏ■ 絵 ＯＯ ＤＯ ■Ｏ＠ 一仄００− ［株］Ｏ ＯＯ ＣＩ！ｏｃｋ
Claims (1)
- 入力画像データの各画素に対応しかつ該データを格納す
る複数個のレジスタが設けられ、レジスタの入力側には
ラインバッファが、出力側には各レジスタの出力の定数
倍値を入力とする演算回路がそれぞれ設けられ、該演算
回路は上記レジスタの数に等しい複数個のマルチプレク
サと各マルチプレクサの出力の総和をとる加算回路から
構成されて演算命令によ）マルチプレクサを切シ替える
ことによ多入力画像データの空間フィルタ処理を行うよ
うにしたことを特徴とする空間フィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59073030A JPH0687265B2 (ja) | 1984-04-13 | 1984-04-13 | 空間フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59073030A JPH0687265B2 (ja) | 1984-04-13 | 1984-04-13 | 空間フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60218168A true JPS60218168A (ja) | 1985-10-31 |
| JPH0687265B2 JPH0687265B2 (ja) | 1994-11-02 |
Family
ID=13506539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59073030A Expired - Fee Related JPH0687265B2 (ja) | 1984-04-13 | 1984-04-13 | 空間フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687265B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139083A (ja) * | 1985-12-13 | 1987-06-22 | Canon Inc | ２次元線形補間回路 |
| US5455601A (en) * | 1993-04-21 | 1995-10-03 | Fujitsu Limited | Method of and apparatus for displaying image |
| WO1995033241A1 (fr) * | 1994-05-27 | 1995-12-07 | Hitachi, Ltd. | Processeur arithmetique a haute vitesse pour transformee en cosinus discrete et operations associees |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4857562A (ja) * | 1971-11-19 | 1973-08-13 | ||
| JPS592164A (ja) * | 1982-06-29 | 1984-01-07 | Toshiba Corp | 画像入力装置 |
-
1984
- 1984-04-13 JP JP59073030A patent/JPH0687265B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4857562A (ja) * | 1971-11-19 | 1973-08-13 | ||
| JPS592164A (ja) * | 1982-06-29 | 1984-01-07 | Toshiba Corp | 画像入力装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62139083A (ja) * | 1985-12-13 | 1987-06-22 | Canon Inc | ２次元線形補間回路 |
| US5455601A (en) * | 1993-04-21 | 1995-10-03 | Fujitsu Limited | Method of and apparatus for displaying image |
| WO1995033241A1 (fr) * | 1994-05-27 | 1995-12-07 | Hitachi, Ltd. | Processeur arithmetique a haute vitesse pour transformee en cosinus discrete et operations associees |
| US6029185A (en) * | 1994-05-27 | 2000-02-22 | Hitachi, Ltd. | Discrete cosine high-speed arithmetic unit and related arithmetic unit |
| US6223195B1 (en) | 1994-05-27 | 2001-04-24 | Hitachi, Ltd. | Discrete cosine high-speed arithmetic unit and related arithmetic unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0687265B2 (ja) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584053B2 (ja) | 複合オペランド内の多ビット要素を選択するためのマスク | |
| JPS6053349B2 (ja) | 画像処理プロセツサ | |
| JPH11163680A (ja) | フィルタの構造および方法 | |
| US6018758A (en) | Squarer with diagonal row merged into folded partial product array | |
| Shoup | Parameterized convolution filtering in a field programmable gate array | |
| JPH0231511A (ja) | プロセッサ | |
| JPS60218168A (ja) | 空間フイルタ回路 | |
| US5463573A (en) | Multivalued subtracter having capability of sharing plural multivalued signals | |
| KR100550676B1 (ko) | 2-차원 피라미드 필터 구조 | |
| GB2401962A (en) | A sum bit generation circuit | |
| US10296699B1 (en) | Implementing circuit designs adapted for partial reconfiguration | |
| US5781462A (en) | Multiplier circuitry with improved storage and transfer of booth control coefficients | |
| KR100545015B1 (ko) | 2-차원 피라미드 필터 구조 | |
| JPH06197222A (ja) | 画像処理装置 | |
| JPH01126819A (ja) | ディジタル信号処理装置 | |
| KR20040007483A (ko) | 2-차원 피라미드 필터 구조 | |
| JPH05135169A (ja) | ２次元空間フイルタ回路 | |
| JP2968622B2 (ja) | 画像処理用集積回路 | |
| JPH0638041A (ja) | 画像処理装置 | |
| TWI799265B (zh) | 超解析度裝置及方法 | |
| Shoup | Real-time image manipulation using soft hardware | |
| Hofer et al. | Programmable 2D linear filter for video applications | |
| JP3486638B2 (ja) | 定数乗算器 | |
| JP2806436B2 (ja) | 演算回路 | |
| KR20040028731A (ko) | 2-차원 피라미드 필터 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |