KR20040028731A - 2-차원 피라미드 필터 구조 - Google Patents

2-차원 피라미드 필터 구조 Download PDF

Info

Publication number
KR20040028731A
KR20040028731A KR10-2003-7012509A KR20037012509A KR20040028731A KR 20040028731 A KR20040028731 A KR 20040028731A KR 20037012509 A KR20037012509 A KR 20037012509A KR 20040028731 A KR20040028731 A KR 20040028731A
Authority
KR
South Korea
Prior art keywords
pyramid
dimensional
output signal
order
dimensional pyramid
Prior art date
Application number
KR10-2003-7012509A
Other languages
English (en)
Inventor
틴쿠 아챠리야
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20040028731A publication Critical patent/KR20040028731A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Image Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Filtering Of Dispersed Particles In Gases (AREA)
  • Complex Calculations (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

본 발명은 2N-1 차수의 2차원 피라미드 필터 구조를 포함하는 집적 회로에 관한 것으로, 여기서 N은 2보다 큰 양의 정수이다. 이 구조에 따르면, 계산상의 복잡성 또는 프로세싱 및/또는 하드웨어 비용의 절감을 달성할 수 있다.

Description

2-차원 피라미드 필터 구조{TWO-DIMENSIONAL PYRAMID FILTER ARCHITECTURE}
이미지 프로세싱에서, 종종 스캐닝된 컬러 이미지와 같은 이미지를 둘 또는 그 이상의 이미지 표현으로 분해(decomposition)하도록 요구될 수 있다. 예를 들면, 통상적인 복사기 또는 스캐너 장치에 적용되는 것과 같이, 컬러 또는 그레이-스케일(gray-scale) 문서 이미지는 강조(enhancement), 압축 등과 같은 효과적인 이미지 프로세싱 동작을 위해 배경(background) 및 전경(foreground) 이미지로 분해될 수 있다. 이러한 환경에서, 이 동작은 종종 디스크리닝(descreening) 동작이라고 불린다. 디스크리닝은 또한 때때로 본래 스캐닝된 이미지에 존재할 수 있는 하프톤(halftone) 패턴을 제거하는데 사용될 수 있다. 예를 들면, 하프톤 패턴은, 적절히 제거되지 않는 경우, 사람의 눈에 거슬리는 인공물(artifacts)을 야기할 수있다. 이 분해 또는 디스크리닝에 대한 통상적인 접근법은 이것을 희미하게 하기(블러링: blurring) 위해 컬러 이미지를 필터링하는 것이다. 그리고 나서, 이러한 블러링 결과는 분해를 수행하기 위해 이미지를 얼마나 흐리게 할지 선명하게 할지를 결정하는 것을 돕는데 사용된다. 통상적으로, 이러한 블러링은 "대칭 피라미드" 필터를 이용하여 달성될 수 있다. 대칭 피라미드 유한 임펄스 응답(FIR) 필터는 잘 알려져 있다.
그러나, 이러한 이미지 프로세싱 기법의 하나의 단점은, 기재된 것과 같은 기법을 적용하여 다수의 블러링된 이미지를 생성하기 위해, 상이한 크기의 많은 피라미드 필터가 병렬로 사용되는 경우, 그 복잡성이 많은 중첩(fold)을 증가시킨다는 점이다. 다수의 피라미드 필터링 방법에 대한 억지 접근(brute force approach)은, 도1에 도시된 바와 같이, 다수의 FIR 필터를 사용하는 것이다. 이러한 접근은 단일 소스 이미지로부터 상이한 블러링 이미지를 병렬로 생성하기 위해, 고속 "대칭 피라미드 필터링" 구조의 설계 및 구현이 요구될 수 있다는 것을 나타낸다.
도1에서 각 FIR 블럭에 삽입된 숫자는 피라미드 필터의 대응 길이를 나타낸다. 예를 들면, (1,2,1)은 차수(order) 또는 길이 3인 대칭 피라미드 FIR 필터에 대한 필터 계수들이다. 마찬가지로, (1,2,3,2,1)은 5 차수의 FIR 피라미드 필터에 대한 계수들이다.
불행히도, 도1에 도시된 방법은 단점들을 가지고 있다. 예를 들면, 중복된 계산으로부터 비효율이 초래될 수 있다. 마찬가지로, FIR 구현예는 빈번하게 승산기 회로를 사용한다. 클러킹의 증가를 초래할 수 있는 시프팅 및 누산 회로를 이용하는 것과 같은 승산기의 사용을 감소시키거나 피하기 위한 구현예들이 존재할 수 있지만, 이에 따라 회로의 처리량을 감소시킬 수 있다. 따라서, 피라미드 필터링 구현예 또는 구조를 개선하기 위한 필요성이 존재한다.
본 발명은 피라미드 필터에 관한 것이다.
본 발명은 본 발명의 양수인에게 양도된 미국특허출원번호 제09/754,684호, Tinku Acharya에 의해 2001년 1월 3일에 출원된 "Multiplierless Pyramid Filter"와 관련되며, 이것은 여기에 참고문헌으로 포함된다.
도1은 FIR 다중 피라미드 필터링 구조를 구현하기 위한 억지 접근을 도시한 블록도.
도2는 1차원 무승산기(multiplierless) 피라미드 필터의 일실시예를 도시한 도면.
도3은 2차원 피라미드 필터 구조의 일실시예를 도시한 도면.
도4는 도3의 실시예로 구현될 수 있는 것과 같은 2차원 피라미드 필터 구조를 구현함으로써 생성될 수 있는 매트릭스의 일례를 도시한 테이블/매트릭스.
도5는 2차원 피라미드 필터 구조에 의해 연산될 수 있는 2차원 신호의 일례를 도시한 테이블/매트릭스.
도6은 로우-방향 및 칼럼-방향 모두 1차원 피라미드 필터 커널을 사용한 일례를 도시한 테이블/매트릭스.
도7은 k=9에 대한 도6의 테이블/매트릭스.
도8은 2차원 입력 신호 샘플 매트릭스의 로우에 1차원 피라미드 필터를 적용한 결과를 도시한 테이블/매트릭스.
도9는 2차원 입력 신호 샘플 매트릭스의 칼럼에 1차원 피라미드 필터를 적용한 결과를 도시한 테이블/매트릭스.
발명의 요약
본 발명은 2N-1 차수의 2차원 피라미드 필터 구조를 포함하는 집적 회로에 관한 것으로, 여기서 N은 2보다 큰 양의 정수이다. 이 구조에 따르면, 계산상의 복잡성 또는 프로세싱 및/또는 하드웨어 비용의 절감을 달성할 수 있다.
다음의 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해, 다양한 특정 세부사항들이 제시되어 있다. 그러나, 이 기술분야에서 통상의 지식을 가진 자에게는, 본 발명이 이러한 특정 세부사항들없이도 실시될 수 있다는 것이 이해될 것이다. 다른 예에서, 공지된 방법, 절차, 소자 및 회로들은 본 발명을 모호하게 하지 않기 위해 상세히 기재되지 않는다.
전술된 바와 같이, 피라미드 필터링, 특히, 대칭 피라미드 필터링은 이미지를, 예를 들면, 배경 및 전경 이미지로 분해 또는 디스크리닝하기 위해, 컬러 이미지 또는 이미지 프로세싱과 함께 사용될 수 있다. 본 발명은 이에 제한되지는 않지만, 이러한 환경에서, 계산상의 복잡성 또는 프로세싱 및/또는 하드웨어 비용을 절감하는 피라미드 필터링 구조가 특히 요구될 수 있다. 마찬가지로, 구현시 특히 승산을 적용하지 않는 무승산기 구현예 또는 실시예는 승산기 회로를 포함하거나 적용한 것보다 더 저렴하게 구현할 수 있기 때문에, 통상적으로 이러한 구현예들이 요구될 수 있다.
본 발명은 이에 제한되지는 않지만, 도2는, 2001년 1월 3일자로 T.Acharya에 의해 출원된 "Mutiplierless Pyramid Filter"(미국특허출원번호 제09/7,54,684호)에 상세히 전술된 바와 같은 1차원 피라미드 필터의 일실시예(200)를 도시하고 있다. 실시예(200)는 상이한 차수를 갖는 일련의 피라미드 필터에 대해 다수의 필터링된 출력 신호를 생성하기 위한 통합 무승산기 계단식 대칭 피라미드 필터링 구조를 포함하는데, 여기서, 상기 출력 신호 스트림의 생성은 병렬로 발생한다. 이러한 특정 실시예에서, 본 발명은 또한 이것으로 제한되지 않지만, 필터링된 출력 신호 스트림은 구현되는 상이한 차수의 각 피라미드 필터에 대한 매 클럭 사이클마다 생성된다. 따라서, 계산상의 효율성에 추가로, 이러한 특정 실시예는 처리율 관점에서도 양호한 결과를 생성한다. 그러나, 전술된 바와 같이, 이 특정 실시예는 1차원 피라미드 필터를 구현한다.
도2는 특정 표기법의 관점으로 이해된다. 예를 들면, 입력 소스 신호 X는 다음과 같이 표시될 수 있다.
디지털 또는 이산 신호 프로세싱에서, FIR 필터로 언급된 유한 길이의 디지털 필터 환경에서, 필터링은 입력 신호 X 및 필터 F의 컨볼루션 ⓧ 으로 표현될 수 있다. 따라서, 필터링된 출력 신호 스트림은 다음과 같이 나타낼 수 있다.
전술된 바와 같이, 도2에서의 특정 실시예는 피라미드 필터를 사용한다. 이러한 필터는 통상적으로 3,5,7,9 등과 같은 홀수 길이 또는 차수의 디지털 필터를 이용하여 구현된다. 여기서, 홀수는 2N-1 (예를 들면, N은 2보다 큰 양의 정수) 형식으로 표현될 수 있다. 이러한 디지털 필터의 일부 예들은 다음과 같다.
(여기서, M = 2N-1 임)
전술한 필터에 있어서, 필터링된 출력 신호 또는 출력 신호 스트림은 다음과 같이 표현된 수 있다.
F3에 의해 필터링된 입력 신호 X의 결과
F5에 의해 필터링된 입력 신호 X의 결과
F7에 의해 필터링된 입력 신호 X의 결과
F9에 의해 필터링된 입력 신호 X의 결과
...
FM에 의해 필터링된 입력 신호 X의 결과
이러한 필터링된 출력 신호 샘플을 실험적으로 표현하기 위한 대안의 방법은 다음과 같다.
마찬가지로, 이러한 경우에, 상태 변수(state variables)라고 부르는 것을 도입함으로써, 상기의 표현은 다음과 같이 다시 표현될 수 있다.
이에 따라, 요구된 피라미드 필터는 다음과 같이 표현될 수 있다.
도2는 도시된 피라미드 필터의 B3, B5, B7, B9등의 산출된 출력 신호 스트림이 도시된 실시예에 의해 생성되는 것을 보여준다.
앞서 논의된 피라미드 필터는 1차원 필터링의 환경에서 발생한다. 그러나, 적어도 부분적으로, 이러한 필터의 대칭 특성으로 인해, 추가의 계산 단계를 적용하는 로우-방향 및 칼럼-방향 1차원 형식으로 계산하는 대신에, 피라미드 2차원 필터링을 구현할 수 있다. 1차원 k-탭(k-tap) 필터를 다음과 같이 표현하는 경우, 대응하는 2차원 피라미드 필터 Fkxk는 도6에 도시된 것과 같이 유도될 수 있다.
도7에서는, k=9 에 대한 2차원 피라미드 필터 커널을 도시하였다. 도5에 도시된 형식을 갖는 신호 샘플과 같은 2차원 입력 신호를 가정하면, 도4는 2차원 입력 신호 샘플 매트릭스가 2차원 피라미드 필터 커널 Fkxk를 이용하여 필터링된, 2차원 필터링된 신호 샘플 출력 매트릭스 Pkxk를 생성할 수 있는 매트릭스를 도시한 테이블이다.
도8에 도시된 매트릭스는 2차원 입력 신호 샘플 매트릭스의 로우(행)마다 1차원 k-탭 피라미드 필터를 적용함으로써 생성될 수 있고, 도9에 도시된 매트릭스는 2차원 입력 신호 샘플 매트릭스의 칼럼(열)마다 2차원 k-탭 피라미드 필터를 적용함으로써 생성될 수 있다. 도4의 매트릭스는 2차원 입력 신호 샘플 매트릭스에 대해 2차원 (kxk) 탭 필터를 적용하거나, 또는 1차원 k-탭 피라미드 필터를 로우-방향 및 칼럼-방향으로 적용함으로써 생성될 수 있다. 필터링된 신호 샘플 출력 P1x3, P3x1및 P3x3을 생성하기 위해 이 접근법을 적용하는 것은 다음과 같은 관계를 발생시킨다.
마찬가지로, 필터링된 신호 샘플 출력 P1x5, P5x1및 P5x5을 생성하는 것은 다음과 같은 관계를 발생시킨다.
이 수식의 수학적 처리는 다음과 같은 결과를 생성한다.
상기의 수식[1]은, 2N-1(이 경우에, N은 3임) 차수의 직접 2차원 피라미드 필터 구조가, 이 예에서, 4개의 신호 샘플 매트릭스및 로우-방향 및 칼럼-방향의 2N-1 차수의 2개의 1차원 피라미드 필터를 이용하는 [2(N-1)-1] 차수의 4개의 2차원 피라미드 필터 또는 [2(N-1)] 차수의 1개의 2차원 피라미드 필터를 이용하여 구현될 수 있다. 물론, 본 발명은 이러한 특정 구현예 또는 실시예로 제한되지는 않지만, 도3은 이러한 실시예를 도시한 개략도이다. 예를 들면, 2(N-1)-1 (여기서, N은 3임) 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 것에 대응하는 출력 신호 샘플은 반드시 2차원 피라미드 필터에 의해 생성될 필요는 없다. 단지 일례로서, 이러한 출력 신호는 1차원 피라미드 필터를 이용하여 생성될 수 있다. 또한, 하나의 이러한 필터가 도2에 도시되었지만, 도3에 도시된 구조에 대한 출력 신호를 생성하기 위해 추가의 접근법이 사용될 수도 있다.
도3은 집적 회로(IC)(300)를 도시하고 있지만, 물론, 대안의 실시예들은 반드시 하나의 집적 회로 칩상에 구현될 필요는 없다. IC(300)는 2N-1 차수의 2차원 피라미드 필터 구조를 포함하고, 여기서 N은 2보다 큰 양의 정수로서, 여기서는 3이다. 이 2N-1 차수 또는 5 차수의 2차원 피라미드 필터 구조는 동작중에 각 클럭 사이클에서 적어도 다음의 신호를 생성할 수 있다. 즉, 피라미드 필터링된 출력 신호는 2N-1(이 예에서 5, 여기서 N은 3임) 차수의 2개의 1차원 피라미드 필터(도3에서 330 및 340)에 의해 생성된다. 피라미드 필터링된 출력 신호는 또한, 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 또는 3(여기서, N은 3임) 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터에 의해 생성된 출력 신호에 대응하여 생성될 수도 있다. 이 출력 신호들은 도3에서 가산기(310)에 의해 합산된다. 마찬가지로, 도3에서의 구현예에서, 이 2차원 피라미드 필터 구조 구현예의 각각의 출력 신호, 예를 들면, 310, 330 및 340의 출력 신호는, 도3의 가산기(320)에서, 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산된다. 물론, 도3은 구현예들 중 단지 하나의 가능한 일례이고, 본 발명은 이러한 특정 구현예로 그 범위가 제한되지 않는다.
예를 들면, N은 3으로 제한되지 않는다. 마찬가지로, 2차원 피라미드 필터에 의해 생성된 출력 신호에 대응하는 피라미드 필터링된 출력 신호는 1차원 피라미드 필터 의해 또는 2차원 피라미드 필터로 구현되는 것으로 제한되지 않는다. 또한, 전술된 바와 같이, 1차원 필터가 사용되는 경우, 필터는 전술된 Tinku Acharya에 의해 2001년 1월 3일자로 출원된 "Multiplierless Pyramid Filter"(미국특허출원번호 제09/754,684호)에 기재된 구현 방법으로 제한되지 않는다. 예를 들면, 무승산기 피라미드 필터 이외에 1차원 피라미드가 사용될 수 있다. 마찬가지로, 구현예에따라, 상이한 개수 및 상이한 차수의 피라미드 필터가 사용될 수 있다. 예를 들면, 상이한 개수, 차원 또는 차수의 피라미드 필터에 대응하는 피라미드 필터링된 출력 신호를 생성하기 위한 방식으로 출력 신호가 조합 또는 처리될 수 있다.
물론, 여기서 특정 실시예들이 기재되었지만, 본 발명은 이러한 특정 실시예 또는 구현예로 그 범위가 제한되지는 않는다. 예를 들면, 일실시예는 하드웨어로 이루어질 수 있고, 다른 실시예는 소프트웨어로 이루어질 수 있다. 마찬가지로, 일실시예는 펌웨어로 이루어질 수 있거나, 또는 하드웨어, 소프트웨어 또는 펌웨어의 조합으로 이루어질 수 있다. 또한, 본 발명은 이것으로 그 범위가 제한되지는 않지만, 일실시예는 저장 매체와 같은 물품(article)을 포함할 수 있다. 예를 들면, CD-ROM 또는 디스크와 같은 저장 매체는, 컴퓨터 시스템 또는 플랫폼, 또는 예를 들면 이미징 시스템과 같은 시스템에 의해 실행되는 경우, 전술한 바와 같은, 이미지 또는 비디오를 필터링하거나 처리하는 방법의 실시예와 같은, 본 발명에 따른 방법의 실시예를 야기할 수 있는 명령어를 저장할 수 있다. 예를 들면, 이미지 프로세싱 플랫폼 또는 이미징 프로세싱 시스템은 이미지 프로세싱 유닛, 비디오 또는 이미지 입력/출력 장치 및/또는 메모리를 포함할 수 있다.
이상에서, 본 발명의 특정 형태가 도시되고 기재되었지만, 이 기술분야의 통상의 지식을 가진 자에게는 많은 변경, 대체, 수정 및 등가물이 발생할 수 있을 것이다. 그러므로, 첨부된 청구항은 본 발명의 진정한 사상안에 이러한 변형 및 수정을 모두 포함할 수 있도록 의도된 것으로 이해되어야 한다.

Claims (23)

  1. 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 2보다 큰 양의 정수임 -
    를 포함하고,
    상기 2N-1 차수의 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서 적어도 다음의 신호, 즉,
    2N-1 차수의 2개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호
    를 생성할 수 있고,
    여기서, 상기 2차원 피라미드 필터 구조에서의 각 출력 신호는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산되는
    집적 회로.
  2. 제1항에 있어서,
    여기서 N은 3이고,
    5 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 4개의 신호 샘플 매트릭스를 이용하여, 3 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  3. 제2항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛(scalable cascaded multiplierless operational units)을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    집적 회로.
  4. 제2항에 있어서,
    상기 1차원 피라미드 필터는 1차원 무승산기 피라미드 필터 이외의 필터를포함하는
    집적 회로.
  5. 제2항에 있어서,
    5 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 4개의 신호 샘플 매트릭스를 이용하여, 3 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 3 차수의 8개의 1차원 피라미드 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  6. 제5항에 있어서,
    3 차수의 상기 8개의 1차원 피라미드 필터 중 4개는 로우-방향으로 적용되고, 4개는 칼럼-방향으로 적용되는
    집적 회로.
  7. 제5항에 있어서,
    5 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 3 차수의 8개의 1차원 무승산기 피라미드 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  8. 제7항에 있어서,
    3 차수의 상기 8개의 1차원 피라미드 필터 중 4개는 로우-방향으로 적용되고, 4개는 칼럼-방향으로 적용되는
    집적 회로.
  9. 제2항에 있어서,
    5 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 1차원 무승산기 피라미드 필터 이외의 필터에 의해 생성되는 다수의 1차원 피라미드 필터에 의해 생성되는
    집적 회로.
  10. 제1항에 있어서,
    여기서 N은 3이고,
    5 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 적어도 다음의 신호, 즉, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 생성할 수 있는
    집적 회로.
  11. 제1항에 있어서,
    5 차수의 상기 2차원 피라미드 필터 구조는, 동작 중에, 각각의 클럭 사이클에서, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성할 수 있고, 상기 피라미드 필터링된 출력 신호는 4개의 2차원 피라미드 필터 이외의 2차원 피라미드 필터에 의해 생성되는
    집적 회로.
  12. 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 2보다 큰 양의 정수임 - 를 이용하여 이미지를 필터링하는 방법에 있어서,
    상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서, 다음의 신호, 즉,
    2N-1 차수의 2개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 합산하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    여기서 N은 3이고,
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는
    방법.
  14. 제12항에 있어서,
    여기서 N은 3이고,
    4개의 신호 샘플 매트릭스를 이용하여, 3 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는
    방법.
  15. 제14항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    방법.
  16. 실행되는 경우, 2차원 피라미드 필터 구조의 각 클럭 사이클에서, 다음의 신호, 즉, 2N-1 차수의 2개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및 [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 합산함으로써, 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 2보다 큰 양의 정수임 - 를 이용하여 이미지를 필터링하도록 야기하는 명령어를 저장한 저장 매체
    를 포함하는 물품.
  17. 제16항에 있어서,
    여기서 N은 3이고,
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는
    물품.
  18. 제16항에 있어서,
    여기서 N은 3이고,
    4개의 신호 샘플 매트릭스를 이용하여, 3 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는
    물품.
  19. 제18항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    물품.
  20. 스캐닝된 컬러 이미지를 필터링하기 위한 이미지 프로세싱 유닛
    을 포함하고,
    상기 이미지 프로세싱 유닛은 적어도 1개의 2차원 피라미드 필터 구조를 포함하고,
    상기 적어도 1개의 2차원 피라미드 필터 구조는, 2N-1 차수의 2차원 피라미드 필터 구조 - 여기서, N은 2보다 큰 양의 정수임 - 를 포함하고,
    2N-1인 상기 2차원 피라미드 필터 구조는, 동작 중에, 각 클럭 사이클에서 적어도 다음의 신호, 즉,
    2N-1 차수의 2개의 1차원 피라미드 필터에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호; 및
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [2(N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호를 생성하고,
    여기서, 상기 2차원 피라미드 필터 구조에서의 각 출력 신호는 상기 2차원 피라미드 필터 구조의 각 클럭 사이클에서 합산되는
    이미지 프로세싱 시스템.
  21. 제20항에 있어서,
    여기서 N은 3이고,
    [2(N-1)-1] 차수의 신호 샘플 매트릭스를 이용하여, [(2N-1)-1] 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 3 차수의 4개의 2차원 피라미드 필터에 의해 생성되는 출력 신호를 포함하는
    이미지 프로세싱 시스템.
  22. 제20항에 있어서,
    여기서 N은 3이고,
    4개의 신호 샘플 매트릭스를 이용하여, 3 차수의 1개의 2차원 피라미드 필터 또는 4개의 2차원 피라미드 필터 중 어느 하나에 의해 생성되는 출력 신호에 대응하는 피라미드 필터링된 출력 신호는, 다수의 1차원 피라미드 필터에 의해 생성되는 피라미드 필터링된 출력 신호를 포함하는
    이미지 프로세싱 시스템.
  23. 제22항에 있어서,
    상기 1차원 피라미드 필터는 일련의 스케일가능한 계단식 무승산기 연산 유닛을 포함하고, 상기 각각의 연산 유닛은 상이한 차수의 피라미드 필터링된 출력 신호 샘플 스트림을 생성할 수 있는
    이미지 프로세싱 시스템.
KR10-2003-7012509A 2001-03-26 2002-02-28 2-차원 피라미드 필터 구조 KR20040028731A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/817,711 2001-03-26
US09/817,711 US20020174154A1 (en) 2001-03-26 2001-03-26 Two-dimensional pyramid filter architecture
PCT/US2002/006224 WO2002078182A2 (en) 2001-03-26 2002-02-28 Two-dimensional pyramid filter architecture

Publications (1)

Publication Number Publication Date
KR20040028731A true KR20040028731A (ko) 2004-04-03

Family

ID=25223714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7012509A KR20040028731A (ko) 2001-03-26 2002-02-28 2-차원 피라미드 필터 구조

Country Status (10)

Country Link
US (1) US20020174154A1 (ko)
EP (1) EP1380107B1 (ko)
JP (1) JP2004526250A (ko)
KR (1) KR20040028731A (ko)
CN (1) CN1511373A (ko)
AT (1) ATE287590T1 (ko)
DE (1) DE60202671T2 (ko)
HK (1) HK1060945A1 (ko)
TW (1) TWI245236B (ko)
WO (1) WO2002078182A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563439B1 (en) 2000-10-31 2003-05-13 Intel Corporation Method of performing Huffman decoding
US6636167B1 (en) 2000-10-31 2003-10-21 Intel Corporation Method of generating Huffman code length information
US7904841B1 (en) 2007-10-12 2011-03-08 Lockheed Martin Corporation Method and system for optimizing digital filters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674125A (en) * 1983-06-27 1987-06-16 Rca Corporation Real-time hierarchal pyramid signal processing apparatus
US4703514A (en) * 1985-09-16 1987-10-27 Rca Corporation Programmed implementation of real-time multiresolution signal processing apparatus
US5359674A (en) * 1991-12-11 1994-10-25 David Sarnoff Research Center, Inc. Pyramid processor integrated circuit
US6567564B1 (en) * 1996-04-17 2003-05-20 Sarnoff Corporation Pipelined pyramid processor for image processing systems
US6201613B1 (en) * 1998-07-22 2001-03-13 Xerox Corporation Automatic image enhancement of halftone and continuous tone images
US20020184276A1 (en) * 2001-03-30 2002-12-05 Tinku Acharya Two-dimensional pyramid filter architecture
US6889237B2 (en) * 2001-03-30 2005-05-03 Intel Corporation Two-dimensional pyramid filter architecture

Also Published As

Publication number Publication date
WO2002078182A2 (en) 2002-10-03
EP1380107A2 (en) 2004-01-14
CN1511373A (zh) 2004-07-07
HK1060945A1 (en) 2004-08-27
DE60202671D1 (de) 2005-02-24
TWI245236B (en) 2005-12-11
EP1380107B1 (en) 2005-01-19
JP2004526250A (ja) 2004-08-26
ATE287590T1 (de) 2005-02-15
WO2002078182A3 (en) 2003-06-05
DE60202671T2 (de) 2006-01-05
US20020174154A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
KR100437997B1 (ko) 이미지 압축을 위한 대칭적 필터링 기반 ｖｌｓｉ 아키텍처
EP1569168B1 (en) Finite impulse response filter method and apparatus
KR100550676B1 (ko) 2-차원 피라미드 필터 구조
KR100545015B1 (ko) 2-차원 피라미드 필터 구조
KR20040007483A (ko) 2-차원 피라미드 필터 구조
EP1415277B1 (en) Pyramid filter
KR20040028731A (ko) 2-차원 피라미드 필터 구조
US6662200B2 (en) Multiplierless pyramid filter
US5926580A (en) Convolution algorithm for efficient hardware implementation
US8666172B2 (en) Providing multiple symmetrical filters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee