CN1511373A - 二维锥形滤波器体系结构 - Google Patents
二维锥形滤波器体系结构 Download PDFInfo
- Publication number
- CN1511373A CN1511373A CNA028102991A CN02810299A CN1511373A CN 1511373 A CN1511373 A CN 1511373A CN A028102991 A CNA028102991 A CN A028102991A CN 02810299 A CN02810299 A CN 02810299A CN 1511373 A CN1511373 A CN 1511373A
- Authority
- CN
- China
- Prior art keywords
- cone filter
- output signal
- dimentional
- rank
- produced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 10
- 238000001914 filtration Methods 0.000 claims description 60
- 239000011159 matrix material Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0202—Two or more dimensional filters; Filters for complex signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Image Processing (AREA)
- Networks Using Active Elements (AREA)
- Filtering Of Dispersed Particles In Gases (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Complex Calculations (AREA)
Abstract
本发明涉及一种集成电路,它包括2N-1阶的二维锥形滤波器体系结构,其中N是大于二的正整数。通过这种体系结构,可以减小计算复杂度或者处理和/或硬件成本。
Description
相关申请
本专利申请涉及Tinku Acharya于2001年1月3日提交的题为“无乘法器的锥形滤波器”、序列号为09/754684的美国专利申请,该专利转让给本发明的受让人,现通过引用结合于此。
背景
本公开涉及锥形滤波器。
在图像处理中,经常需要将图像、如扫描的彩色图像分解为两个或两个以上分离的图像表示。例如,彩色或灰度记录图像可分解为背景和前景图像,以便进行诸如增强、压缩等有效的图像处理操作,如经常应用于典型的复印机或扫描装置中那样。在这种情况下,这个操作通常称作去网操作。这种去网操作有时还用于消除可能存在于原始扫描图像中的半色调图案。例如,这些半色调图案如果没有被适当消除,则可能产生对人眼有害的结果。这种分解或去网的传统方式是对彩色图像进行滤波以便使其模糊。这些模糊结果则用来协助确定模糊和锐化图像的程度,以便产生分解。通常可采用“对称锥形”滤波器来实现这种模糊。对称锥形有限脉冲响应(FIR)滤波器是众所周知的。
但是,这种图像处理技术的一个缺点在于:当并行应用多个不同大小的锥形滤波器以便产生多个模糊图像时,如上所述应用这些技术,复杂度会增加许多倍。这种多重锥形滤波方法的蛮力法是并行使用多个FIR滤波器,如图1所示。这种方法证明,从单一源图像中并行产生不同模糊图像的快速“对称锥形滤波”体系结构的设计和实现可能是需要的。
图1中各FIR框的括号中提供的数字表示相应长度的锥形滤波器。例如,(1,2,1)是3阶或长度为3的对称锥形有限脉冲响应(FIR)滤波器的滤波器系数。同样,(1,2,3,2,1)是5阶FIR锥形滤波器的系数,依此类推。
但是,图1所示方法具有一些缺点。例如,冗余计算可能导致低效。FIR实现还经常采用乘法器电路。尽管存在一些实现来减少或避免使用乘法器,例如采用移位和加法电路,但它们可能引起增加的定时,从而可能降低电路吞吐量。因此,需要改进锥形滤波的实现或体系结构。
附图概述
在本说明的结束部分中特别指出主题并明确地要求其权益。但是,通过结合附图参照以下详细说明,可以更好地理解关于操作的组织和方法及其目的、特征、附属部分所要求的主题,附图包括:
图1是框图,说明实现有限脉冲响应(FIR)多重锥形滤波体系结构的蛮力法;
图2是一维无乘法器锥形滤波器的一个实施例;
图3是二维锥形滤波器体系结构的一个实施例;
图4是表/矩阵,说明从实现诸如可由图3的实施例实现的二维锥形滤波器体系结构中产生的矩阵的一个实例;
图5是表/矩阵,说明可由二维锥形滤波器体系结构来进行处理的二维信号的一个实例;
图6是表/矩阵,说明以行和列方式应用一维锥形滤波器核心的一个实例;
图7是图6在k=9的情况下的表/矩阵;
图8是表/矩阵,说明将一维锥形滤波器应用到二维输入信号样值矩阵的行的结果;以及
图9是表/矩阵,说明将一维锥形滤波器应用到二维输入信号样值矩阵的列的结果。
详细说明
以下详细说明中陈述了大量具体细节,以便透彻地理解所要求的主题。但是,本领域的技术人员应当理解,在没有这些具体细节时也可实施所要求的主题。在其它情况下,没有详细说明众所周知的方法、步骤、元件和电路,以免影响对所要求的主题的理解。
如上所述,锥形滤波、尤其是对称锥形滤波可以与彩色图像或彩色图像处理结合使用,以便对图像进行分解或去网,例如分解或去网成背景和前景图像。虽然所要求的主题不限制在这个方面的范围之内,在这种情况下,降低计算复杂度或者处理和/或硬件成本的锥形滤波体系结构是特别符合需要的。同样,无乘法器、也就是在实现中不特别采用乘法的实现通常也是符合需要的,因为这类实现或实施例的实现成本比采用或包括乘法电路时更低。
虽然所要求的范围不限于这个方面的范围之内,但图2说明一维锥形滤波器的实施例200,例如T.Acharya于2001年1月3日提交的题为“无乘法器的锥形滤波器”、序列号为09/754684(代理人档案号为042390.P10722)的上述美国专利申请中有详细说明。实施例200包括统一的无乘法器的级联对称锥形滤波体系结构,对于具有不同阶数的锥形滤波器系列或序列产生大量滤波输出信号流,输出信号流的产生并行发生。在这个特定实施例中,虽然所要求的主题也不限于这个方面的范围之内,但在每个时钟周期上对正在实现的不同阶数的各锥形滤波器产生滤波后的输出信号流。因此,除计算上效率高之外,这个特定实施例还在吞吐量方面产生好的结果。但是,如上所述,这个特定实施例实现一维锥形滤波器。
在特定符号的上下文中理解图2。例如,输入源信号X可如下表示:
X=(x0,x1,...,Xi-2,Xi-1,Xi,Xi+1,Xi+2,...)
在数字或离散信号处理中,滤波可表示为输入信号X与滤波器F的卷积,在此上下文中,滤波器F是称为有限脉冲响应(FIR)滤波器的有限长度的数字滤波器。因此,滤波后的输出信号流表示如下:
Y=XF
如上所述,图2中的特定实施例采用锥形滤波器。这些滤波器通常采用长度或阶数为诸如3、5、7、9等奇数的数字滤波器来实现。在此上下文中,奇数或阶数可表示为2N-1的形式,其中N为例如大于2的正整数。这类数字滤波器的部分实例如下所示:
F3=(1,2,1)
F5=(1,2,3,2,1)
F7=(1,2,3,4,3,2,1)
F9=(1,2,3,4,5,4,3,2,1)
FM=(1,2,3,...,N,...,3,2,1)(在此上下文中,M=2N-1)
对于上述滤波器,滤波后的输出信号或输出信号流可表示如下:B3=XF3=(b0 3,b1 3,...,bi-1 3,bi 3,bi+1 3,...)通过F3滤波的输入信号X的结果B5=XF5=(b0 5,b1 5,...,bi-1 5,bi 5,bi+1 5,...)通过F5滤波的输入信号X的结果B7=XF7=(b0 7,b1 7,...,bi-1 7,bi+1 7,bi+1 7,...)通过F7滤波的输入信号X的结果B9=XF9=(b0 9,b1 9,...,bi-1 9,bi 9,bi+1 9,...)通过F9滤波的输入信号X的结果BM=XFM=(b0 M,b1 M,...,bi-1 M,bi M,bi+1 M,...)通过FM滤波的输入信号X的结果
根据经验表示这些滤波后的输出信号样值的另一方式如下所示:
bi 3=xi-1+2xi+xi+1
bi 5=xi-2+2xi-1+3xi+2xi+1+xi+2
bi /=xi-3+2xi-2+3xi-1+4xi+3xi+1+2xi+2+xi+3
bi 9=xi-4+2xi-3+3xi-2+4xi-1+5xi+4xi+1+3xi+2+2xi+3+xi+4
同样,通过引入此上下文中所说的状态变量,上述表达式可以重新表示成如下形式:
bi 3=xi+si 3,其中si 3=xi-1+xi+xi+1
bi 5=bi 3+si 5,其中si 5=xi-2+xi-1+xi+xi+1+xi+2bi 7=bi 5+si 7,其中si 7=xi-3+xi-2+xi-1+xi+xi+1+xi+2+xi+3bi 9=bi 7+si 9,其中si 9=xi-4+xi-3+xi-2+xi-1+xi+xi+1+xi+2+xi+3+xi+4因此,所需的锥形滤波器可表示成如下形式:B3=X+S3,其中S3=(s0 3,s1 3,s2 3,...,si-1 3,si 3,si+1 3,...)B5=B3+S5,其中S5=(s0 5,s1 5,s2 5,...,si-1 5,si 5,si+1 5,...)B7=B5+S7,其中S7=(s0 7,s1 7,s2 7,...,si-1 7,si 7,si+1 7,...)B9=B7+S9,其中S9=(s0 9,s1 9,s2 9,...,si-1 9,s9,si+1 9,...)
对图2的研究说明,所示实施例产生图2所示的锥形滤波器的计算输出信号流B3、B5、B7、B9等。
锥形滤波器的以上论述出现在一维滤波的上下文中;但是,至少部分由于这类滤波器的对称性质,因此能够实现锥形二维滤波,而不是以采用额外计算步骤的按行和按列的一维方式进行计算。如果将一维k-抽头锥形滤波器表示为
则可推导相应的二维锥形滤波器Fk×k,如图6所示。图7中,已经给出k=9的二维锥形滤波器核心。假定二维输入信号、如信号样值具有图5所示的形式,图4是一个表,说明可能产生的矩阵,此处是二维滤波的信号样值输出矩阵Pk×k,其中采用二维锥形滤波器核心Fk×k对二维输入信号样值矩阵进行滤波。
通过在每行二维输入信号样值矩阵中应用一维k-抽头锥形滤波器可产生图8所示的矩阵,以及通过在每列二维输入信号样值矩阵中应用一维k-抽头锥形滤波器可产生图9所示的矩阵。通过将二维(k×k)抽头滤波器应用到二维输入信号样值矩阵,或者通过先按行、然后再按列应用一维k-抽头锥形滤波器,可产生图4所示的矩阵。应用这种方法生成滤波后的信号样值输出P1×3、P3×1以及P3×3,产生以下关系:Pi,j 1×3=si,j-1+2si,j+si,j+1Pi,j 3×1=si-1,j+2si,j+si+1,jPi,j 3×3=si-1,j-1+2si-1,j+si-1,j+1+2si,j-1+4si,j+2si,j+1+si+1,j-1+2si+1,j+si+1,j+1同样,生成滤波后的信号样值输出P1×5、P5×1以及P5×5,产生以下关系:Pi,j 5×1=si-2,j+2si-1,j+3si,j+2si+1,j+si+2,jPi,j 1×5=si,j-2+2si,j-1+3si,j+2si,j+1+si,j+2Pi,j 5×5=(Si-2,j-2+2si-2,j-1+3si-2,j+2si-2,j+1+si-2,j+2)+(2si-1,j-2+4si-1,j-1+6si-1,j+4si-1,j+1+2si-1,j+2)+(3si,j-2+6si,j-1+9si,j+6si,j+1+3si,j+2)+(2si+1,j-2+4si+1,j-1+6si+1,j+4si+1,j+1+2si+1,j+2)+(si+2,j-2+2si+2,j-1+3si+2,j+2si+2,j+1+si+2,j+2)
这些等式的数学变换产生以下结果:
上述等式[1]说明,利用或者四个[2(N-1)-1]阶的二维锥形滤波器,或者使用四个信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的一个[2(N-1)-1]阶的二维锥形滤波器以及本例中按行和按列的两个2N-1阶的一维锥形滤波器,有可能实现2N-1阶(本例中N为3)的直接二维锥形滤波器体系结构。图3是示意图,说明这种实施例,但所要求的主题当然不限于这个特定实现或实施例的范围之内。例如,与四个2(N-1)-1阶、此处为三阶(其中N为3)的二维锥形滤波器所产生的结果对应的输出信号样值可能不一定由二维锥形滤波器来产生。仅作为一个实例,这些输出信号可采用一维锥形滤波器来产生。这样一种滤波器如图2所示,但是,同样也可采用产生图3所示体系结构的输出信号的其它方式。
图3说明一种集成电路(IC)300,但是,当然其它实施例不一定在单个集成电路芯片上实现。IC300包括2N-1阶的二维锥形滤波器体系结构,其中N是大于2的正整数,此处为3。工作中,这个2N-1阶、此处为五阶的二维锥形滤波器体系结构能够在相应的时钟周期上产生至少以下结果。对应于图3中两个2N-1阶(本例中同样为五阶,其中N为3)的一维锥形滤波器330和340所产生的输出信号来产生锥形滤波输出信号。还对应于或者由四个二维锥形滤波器、或者由采用信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的[2(N-1)-1]阶(即三阶,其中N为3)的一个二维锥形滤波器所产生的输出信号来产生锥形滤波输出信号。这些输出信号被图3所示的加法器310求和。同样,这个二维锥形滤波器体系结构实现、如图3的实现中的各个输出信号,即310、330、340的输出信号在二维锥形滤波器体系结构的相应时钟周期上由图3所示的加法器320进行求和。图3当然只是一种实现的一个可能实例,所要求的主题不限于这个或其它特定实现的范围之内。
例如,N不限于3。同样,对应于二维锥形滤波器所产生的输出信号的锥形滤波输出信号不限于由一维锥形滤波器或二维锥形滤波器来实现。同样,如上所述,如果采用一维滤波器,则这些滤波器不限于Tinku Acharya于2001年1月3日提交的题为“无乘法器的锥形滤波器”、序列号为09/754684的上述美国专利申请中所述的实现方法。例如,可以采用不同于无乘法器的锥形滤波器的一维锥形滤波器。同样,随实现而定,可以采用不同数量的这类锥形滤波器以及不同阶数的这类锥形滤波器。例如,可按照某种方式来组合或处理输出信号,从而产生对应于不同数量、维数或阶数的锥形滤波器的锥形滤波输出信号。
当然,应当理解,虽然已经说明了特定实施例,但本发明不限于特定实施例或实现的范围之内。例如,一个实施例可以是硬件形式,而另一个实施例可以是软件形式。同样,例如,实施例可以是固件形式,或者是硬件、软件或固件的任何组合形式。同样,尽管本发明不限于这个方面的范围之内,但一个实施例可包括一种产品、如存储媒体。这种存储媒体、如CD-ROM或盘可在其中存储指令,当这些指令由系统、例如计算机系统或平台或者成像系统执行时,可产生根据本发明的执行的方法实施例,例如上述滤波或处理图像或视频的方法实施例。例如,图像处理平台或成像处理系统可包括图像处理器、视频或图像输入/输出装置和/或存储器。
尽管本文已阐明和描述了本发明的某些特征,但本领域技术人员可想到多种修改、替换、变更以及等效物。因此应当理解,所附权利要求书意在涵盖落入本发明的真正精神之内的全部这类修改和变更。
Claims (23)
1.一种集成电路,包括:
2N-1阶的二维锥形滤波器体系结构,其中N是大于二的正整数;
所述2N-1阶的二维锥形滤波器体系结构在工作时能够在相应的时钟周期上产生至少以下结果:
与两个2N-1阶的一维锥形滤波器所产生的输出信号对应的锥形滤波输出信号;以及
与四个二维锥形滤波器或者一个采用[2(N-1)-1]阶的信号样值矩阵的[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号;
其中,在所述二维锥形滤波器体系结构的相应时钟周期上将所述二维锥形滤波器体系结构中的所述相应输出信号求和。
2.如权利要求1所述的集成电路,其特征在于,N为3;以及
所述五阶的二维锥形滤波器体系结构在工作时,能够在相应的时钟周期上产生与四个二维锥形滤波器或者采用四个信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的一个三阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号,所述锥形滤波输出信号由多个一维锥形滤波器产生。
3.如权利要求2所述的集成电路,其特征在于,所述一维锥形滤波器包括可缩放的级联无乘法器运算单元序列,各个所述运算单元能够产生不同阶数的锥形滤波输出信号样值流。
4.如权利要求2所述的集成电路,其特征在于,所述一维锥形滤波器包括除一维无乘法器锥形滤波器之外的其它滤波器。
5.如权利要求2所述的集成电路,其特征在于,所述五阶的二维锥形滤波器体系结构在工作时,能够在相应的时钟周期上产生与四个二维锥形滤波器或者采用四个信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的一个三阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号,多个一维锥形滤波器所产生的锥形滤波输出信号由八个三阶的一维锥形滤波器产生。
6.如权利要求5所述的集成电路,其特征在于,在所述八个三阶的一维锥形滤波器中,其中四个按行应用,四个按列应用。
7.如权利要求5所述的集成电路,其特征在于,所述五阶的二维锥形滤波器体系结构在工作时,能够在相应的时钟周期上产生与四个三阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号,多个一维锥形滤波器所产生的所述锥形滤波输出信号由八个三阶的一维无乘法器锥形滤波器产生。
8.如权利要求7所述的集成电路,其特征在于,在所述八个三阶的一维锥形滤波器中,其中四个按行应用,四个按列应用。
9.如权利要求2所述的集成电路,其特征在于,所述五阶的二维锥形滤波器体系结构在工作时,能够在相应的时钟周期上产生与四个三阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号,多个一维锥形滤波器所产生的所述锥形滤波输出信号由不同于一维无乘法器锥形滤波器的其它滤波器产生。
10.如权利要求1所述的集成电路,其特征在于,N为3;
所述五阶的二维锥形滤波器体系结构在工作时,能够在相应的时钟周期上产生至少以下结果:
四个三阶的二维锥形滤波器所产生的输出信号。
11.如权利要求1所述的集成电路,其特征在于,所述五阶的二维锥形滤波器体系结构在工作时,能够在相应的时钟周期上产生与四个三阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号,所述锥形滤波输出信号是由除四个二维锥形滤波器之外的二维锥形滤波器产生的。
12.一种采用2N-1阶的二维锥形滤波器体系结构对图像进行滤波的方法,其中N为大于二的正整数,所述方法包括:
在所述二维锥形滤波器体系结构的相应时钟周期上对以下各项求和:
与两个2N-1阶的一维锥形滤波器所产生的输出信号对应的锥形滤波输出信号;以及
与四个二维锥形滤波器或者采用[2(N-1)-1]阶的信号样值矩阵的一个[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号。
13.如权利要求12所述的方法,其特征在于,N为3;
与四个二维锥形滤波器或者采用[2(N-1)-1]阶的信号样值矩阵的一个[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号包括由四个三阶的二维锥形滤波器所产生的输出信号。
14.如权利要求12所述的方法,其特征在于,N为3;以及
与四个二维锥形滤波器或一个采用四个信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的三阶二维锥形滤波器所产生的输出信号对应的所述锥形滤波输出信号包括由多个一维锥形滤波器产生的锥形滤波输出信号。
15.如权利要求14所述的方法,其特征在于,所述一维锥形滤波器包括可缩放的级联无乘法器运算单元序列,各所述运算单元能够产生不同阶数的锥形滤波输出信号样值流。
16.一种产品,包括存储媒体,所述存储媒体中存储了一些指令,当所述指令执行时,导致按以下步骤采用2N-1阶的二维锥形滤波器体系结构来对图像进行滤波,其中N为大于二的正整数:
在所述二维锥形滤波器体系结构的相应时钟周期上对以下各项求和:
与两个2N-1阶的一维锥形滤波器所产生的输出信号对应的锥形滤波输出信号;以及
与四个二维锥形滤波器或者一个采用[2(N-1)-1]阶的信号样值矩阵的[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号。
17.如权利要求16所述的产品,其特征在于,N为3;
与四个二维锥形滤波器或者一个采用[2(N-1)-1]阶的信号样值矩阵的[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号包括由四个三阶的二维锥形滤波器产生的输出信号。
18.如权利要求16所述的产品,其特征在于,N为3;以及
与四个二维锥形滤波器或一个采用四个信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的三阶二维锥形滤波器所产生的输出信号对应的所述锥形滤波输出信号包括由多个一维锥形滤波器产生的锥形滤波输出信号。
19.如权利要求18所述的产品,其特征在于,所述一维锥形滤波器包括可缩放的级联无乘法器运算单元序列,各个所述运算单元能够产生不同阶数的锥形滤波输出信号样值流。
20.一种图像处理系统,包括:
图像处理器,用于对扫描的彩色图像进行滤波;
所述图像处理器包括至少一个二维锥形滤波器体系结构;
所述至少一个二维锥形滤波器体系结构包括:
2N-1阶的二维锥形滤波器体系结构,其中N是大于二的正整数;
所述2N-1阶的二维锥形滤波器体系结构在工作时能够在相应的时钟周期上产生至少以下各项:
与两个2N-1阶的一维锥形滤波器所产生的输出信号对应的锥形滤波输出信号;以及
与四个二维锥形滤波器或者一个采用[2(N-1)-1]阶的信号样值矩阵的[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号;
其中,在所述二维锥形滤波器体系结构的相应时钟周期上将所述二维锥形滤波器体系结构中的所述相应的输出信号求和。
21.如权利要求20所述的系统,其特征在于,N为3;
与四个二维锥形滤波器或者一个采用[2(N-1)-1]阶的信号样值矩阵的[2(N-1)-1]阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号包括由四个三阶的二维锥形滤波器产生的输出信号。
22.如权利要求20所述的系统,其特征在于,N为3;以及
与四个二维锥形滤波器或一个采用四个信号样值矩阵Pi-1,j-1 3×3,Pi-1,j+1 3×3,Pi+1,j-1 3×3,Pi+1,j+1 3×3的三阶二维锥形滤波器所产生的输出信号对应的所述锥形滤波输出信号包括由多个一维锥形滤波器产生的锥形滤波输出信号。
23.如权利要求22所述的系统,其特征在于,所述一维锥形滤波器包括可缩放的级联无乘法器运算单元序列,各个所述运算单元能够产生不同阶数的锥形滤波输出信号样值流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/817,711 US20020174154A1 (en) | 2001-03-26 | 2001-03-26 | Two-dimensional pyramid filter architecture |
US09/817,711 | 2001-03-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1511373A true CN1511373A (zh) | 2004-07-07 |
Family
ID=25223714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA028102991A Pending CN1511373A (zh) | 2001-03-26 | 2002-02-28 | 二维锥形滤波器体系结构 |
Country Status (10)
Country | Link |
---|---|
US (1) | US20020174154A1 (zh) |
EP (1) | EP1380107B1 (zh) |
JP (1) | JP2004526250A (zh) |
KR (1) | KR20040028731A (zh) |
CN (1) | CN1511373A (zh) |
AT (1) | ATE287590T1 (zh) |
DE (1) | DE60202671T2 (zh) |
HK (1) | HK1060945A1 (zh) |
TW (1) | TWI245236B (zh) |
WO (1) | WO2002078182A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6563439B1 (en) | 2000-10-31 | 2003-05-13 | Intel Corporation | Method of performing Huffman decoding |
US6636167B1 (en) | 2000-10-31 | 2003-10-21 | Intel Corporation | Method of generating Huffman code length information |
US7904841B1 (en) | 2007-10-12 | 2011-03-08 | Lockheed Martin Corporation | Method and system for optimizing digital filters |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4674125A (en) * | 1983-06-27 | 1987-06-16 | Rca Corporation | Real-time hierarchal pyramid signal processing apparatus |
US4703514A (en) * | 1985-09-16 | 1987-10-27 | Rca Corporation | Programmed implementation of real-time multiresolution signal processing apparatus |
US5359674A (en) * | 1991-12-11 | 1994-10-25 | David Sarnoff Research Center, Inc. | Pyramid processor integrated circuit |
US6567564B1 (en) * | 1996-04-17 | 2003-05-20 | Sarnoff Corporation | Pipelined pyramid processor for image processing systems |
US6201613B1 (en) * | 1998-07-22 | 2001-03-13 | Xerox Corporation | Automatic image enhancement of halftone and continuous tone images |
US6889237B2 (en) * | 2001-03-30 | 2005-05-03 | Intel Corporation | Two-dimensional pyramid filter architecture |
US20020184276A1 (en) * | 2001-03-30 | 2002-12-05 | Tinku Acharya | Two-dimensional pyramid filter architecture |
-
2001
- 2001-03-26 US US09/817,711 patent/US20020174154A1/en not_active Abandoned
-
2002
- 2002-02-20 TW TW091102917A patent/TWI245236B/zh not_active IP Right Cessation
- 2002-02-28 EP EP02707931A patent/EP1380107B1/en not_active Expired - Lifetime
- 2002-02-28 WO PCT/US2002/006224 patent/WO2002078182A2/en active IP Right Grant
- 2002-02-28 DE DE60202671T patent/DE60202671T2/de not_active Expired - Lifetime
- 2002-02-28 CN CNA028102991A patent/CN1511373A/zh active Pending
- 2002-02-28 KR KR10-2003-7012509A patent/KR20040028731A/ko active IP Right Grant
- 2002-02-28 AT AT02707931T patent/ATE287590T1/de not_active IP Right Cessation
- 2002-02-28 JP JP2002576299A patent/JP2004526250A/ja not_active Withdrawn
-
2004
- 2004-05-28 HK HK04103837A patent/HK1060945A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE60202671D1 (de) | 2005-02-24 |
JP2004526250A (ja) | 2004-08-26 |
US20020174154A1 (en) | 2002-11-21 |
TWI245236B (en) | 2005-12-11 |
ATE287590T1 (de) | 2005-02-15 |
EP1380107B1 (en) | 2005-01-19 |
WO2002078182A2 (en) | 2002-10-03 |
EP1380107A2 (en) | 2004-01-14 |
DE60202671T2 (de) | 2006-01-05 |
WO2002078182A3 (en) | 2003-06-05 |
KR20040028731A (ko) | 2004-04-03 |
HK1060945A1 (en) | 2004-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1396081B1 (en) | Two-dimensional pyramid filter architecture | |
EP1390914B1 (en) | Two-dimensional pyramid filter architecture | |
CN1511373A (zh) | 二维锥形滤波器体系结构 | |
CN100343875C (zh) | 阶层式滤波器 | |
EP1374400B1 (en) | Two-dimensional pyramid filter architecture | |
CN100345437C (zh) | 一种对图象进行滤波的方法 | |
Sheu et al. | A pipelined VLSI with module structure design for discrete wavelet transforms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |