JPS63102467A - 画像デ−タ解像度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画像データ解像度変換装置に関する。

［従来の技術］ 近年、コンピュータ技術の発達に伴って、コンピュータ
による画像処理がさかんに行われている。

ところで、画像データは膨大なデータ量となるために、
画像処理システムにおいて、データ容が、処理速度が大
きな問題となる。一方、より鮮明な画像を入出力したい
という要求によって、画像入出力装置は、高解像度化の
傾向にあり、画像データは益々、増大する方向にある。

従来、画像入出力装置と画像処理システムとを接続する
場合、入出力装置の解像力分のデータψを記憶するメモ
リ領域を確保するか、または、第９図に示す手法を採用
している。

第９図に示す手法は、画像メモリ容量よりも大きなデー
タ量を人出力する入出力装置に対して（たとえば、入出
力装置が画像メモリの４倍の解像力を持っている場合）
、第９図（１）に示すように、人力データを間引いて画
像メモリに記憶し、出力時には、第９図（２）に示すよ
うに、同一データを重ね打ちすることによって、高解像
出力装置に対応するようにしている。

しかし、上記手法では、画像メモリ上に記憶されている
解像度以上の出力品位を得ることはできないという問題
かある。

［発明の目的］ 本発明は、上記従来装置の問題点に着目してなされたも
ので、低解像度画像データを記憶する画像メモリと、高
解像度画像データ出力装置とを接続する画像データ解像
度変換装置において、画像メモリの解像度以上の品位を
保って、画像の入出力を行なう画像データ解像度変換装
置を提供することを目的とするものである。

［発明の実施例］ 第１図は、本発明において、解像度を１／４に変換する
説明図である。つまり、画像メモリの４倍の解像度を入
出力装置が有し、その入出力装置の出力画像データの解
像度を１／４にしてから画像メモリに記憶する場合の説
１１１図である。

この場合、入力画像データにおける４／４画素のブロッ
ク内の平均濃度を６５を算し、この平均濃度を画像メモ
リに記憶させ、これによって、上記１／４の解像度変換
を行なう。

１／４の解像度に変換されたデータ（画像メモリに記憶
させる１画素のデータ）をＡとし、その変換前のデータ
をａ、ｂ、ｃ、・・・（４／４画素のブロックの中の各
画素）とすると、 Ａ＝　（ａ＋ｂ＋ｃ＋ｄ＋ｆ＋ｇ＋ｈ＋ｉ＋に＋ｔ＋ｍ
＋ｎ＋ｐ＋ｑ＋ｒ＋５）７１６ となり、このようにして求められた平均濃度が、解像度
が１／４に変換されたデータＡである。

第２図は、上記解像度変換を実現する回路例を示す図で
ある。

この回路は、イメージスキャナｌと、画素データを１つ
づつラッチするラッチ５と、所定ブロック内の一次元方
向の画素データを平均する一次元演算回路２と、この一
次元演算回路の出力データをラッチするラッチ８と、一
次元演算回路２の出力データに基づいて、上記画素デー
タを二次元方向に平均する二次元演算回路３と、画像メ
モリ４とを有する。

第２図において、イメージスキャナｌから入力された画
像データ（１画素当り、８ビツトの濃度データとする）
は、一次元演算回路２で、ブロック内の一次元方向の平
均値が演算される。

すなわち、 ａ’＝　（ａ＋ｂ＋ｃ＋ｄ）／４ ｆ　’＝　（ｆ＋ｇ＋ｈ＋ｉ）／４ に’＝　（ｋ＋ｌ＋ｍ＋ｎ）／４ ｐ’＝　（ｐ＋ｑ＋ｒ＋ｓ）／４ というように、一次元方向の平均値の演算がなされる。

二次元演算回路３は、一次元演算回路？で演算された一
次元方向の平均値濃度を、二次元的に平均する回路であ
る。

すなわち、 Ａ＝（ａ’＋ｆ’＋に’＋ｐ’）／４ という演算がなされ、所定ブロック内の平均濃度Ａが、
画像メモリ４に書き込まれる。

また、一次元演算回路２は、アダー６とラッチ７とを有
し、二次元演算回路３は、アダー９とラッチ１０とライ
ンバッファ１１とアドレスカウンタ１２とを有する。

チー２チ５は、イメージスキャナ１から出力された濃度
データを、一次元的に（すなわち、ａ、ｂ、ｃ、ｄ、ｅ
、・・・・・・、ｆ、ｇ、ｈ、・・・・・・といった１
順序で）ラッチするものである。また、ラッチ７は、ブ
ロックの切れ目で（すなわち、４画素おきに）、クリア
されるものである。

したがって、ラッチ５がデータａを出力しているとき、
ラッチ７がクリアされているので、アダー６はデータａ
を出力し、このアダー６の出力データａをラッチ７がラ
ッチする。引続いて、ラッチ５がデータｂを出力すると
、アダー６が、ラッチ５の出力データｂとラッチ７の出
力ａデータとを入力するので、アダー６はａ＋ｂを出力
する。

上記と同様の動作を４回繰り返すことによって、アダー
６は、ａ＋ｂ＋ｃ＋ｄを出力し、この出力を、チー２チ
８がチー２チする。

ところで、ラッチ８は、その入力を２ビツトシフトして
結線しである。これによって、ラッチ８は、入力を４で
割った値をラッチする。つまり、（ａ＋ｂ＋ｃ＋ａ）／
４の値をラッチする。

ここで、１つのブロックの切れ目になるので、ラッチ７
がクリアされ、次のブロー２り（ｅ以降のブロック）に
対しても、Ｌ記と同様の動作が繰り返され、ブロック内
の一次元方向のモ均値が順次、ラッチ８にラッチされる
。

次に、二次元演算回路３について説明する。

二次元演算回路３は、アダー９と、ラッチ１０と、ライ
ンバッファ１１と、アドレスカウンタ１２とを有する。

ラッチ１０は、二次元方向のブロックの変り目で（すな
わち、１６６画素とに）クリアされるものであり、その
クリアされている期間は、１ライン（４画素）分の期間
である。

ラッチ８は、１ブロツク内の一次元方向の平均濃度を出
力し、二次元演算回路３がこれを二次元方向に演算する
。この場合、次のラインのデータは、そのラインのデー
タがすべて送られてきた後でないと送られないので、ラ
インバッファ１１に演算結果を保持する。そして、ライ
ンバッファ１１は、アドレスカウンタ１２によるアドレ
スカウントの１サイクル中に、リードとライトとの２サ
イクルを実行するものである。

すなわち、１ブロツクの先頭ラインのモ均値が出力され
ている間は、それ以前のラインのブロックの演算結果を
画像メモリ４に転送するリードサイクルとライトサイク
ルである。そして、ａ′。

ｅ゛、・・・という順序でラッチ８の出力が二次元演算
回路３に入力されたとすると、このときにラッチ１０は
クリアされているので、アダー９の出力はａ“、ｅ′、
・・・となり、このデータが、上記ライトサイクルに、
順次、書き込まれる。

１ブロツク内の２ライン目から４ライン目が出力されて
いる間は、リードサイクルである。このリードサイクル
において、ラインパー７７ア１１の内容をラッチｌＯに
読み出す、そして、リードサイクル読み出したデータと
ラッチ８の出力データとを加算した結果を、ライトサイ
クルにおいてラインバッフγ１１に書き込む、すなわち
、第１図の１ラインロにおいて、リードサイクルで１ラ
イン１］のａ′、ｅ′、・・・が読み出され、ライトサ
イクルで（ａ’＋ｆ’）、（ｅ＋ｊ　’）　、・・・が
占き込まれる。

これを繰り返して、ｌブロック内の二次元方向の加算演
算が実行され、その結果は次のライン（下のブロックの
先頭ライン）の処理サイクルで画像メモリ４に転送され
る。このときに、前回と同様に結線を２ヒツト、シフト
して転送することによって、 Ａ＝　　（ａ’＋ｆ　　’＋に’＋ｐ’）／４＝　　（
ａ＋ｂ＋Ｃ＋ｄ＋ｆ＋ｇ＋ｈ＋ｉ＋に＋１　＋　ｍ　＋
　ｎ　＋　ｐ　＋　ｑ　＋　ｒ　＋　Ｓ　）　／　ｌ　
６が実現される。

次に、画像メモリ４の記憶内容を出力するときに、解像
度を４倍に変換する動作について説明する。

第４図は、上記実施例において、Ａ、Ｂ、Ｃ１Ｄの４点
から中間点を内挿する説明図である。

ここで、２点Ａ、Ｂ間の任意の点Ｅ（点Ｅは、第４図に
示しである）の一次元線形補間は、Ｅ＝　（１−ｔ）Ａ
＋ｔＢ・・・・・・・・・・・・・・・・・・（１）で
表される。なお、Ｏ≦、ｔ≦１である。

したがって、第５図に示す格子上の４点、Ａ、Ｂ、Ｃ，
０間の任意のＧの二次元線形補間は、ＡＣ上の点をＥと
し、ＢＤ上の点をＦとした場合、Ｇ＝　（１−ｓ）Ｅ＋
５Ｆ Ｅ＝　（１−ｔ）Ａ＋ｔＣ Ｆ＝　（１−ｔ）Ｂ＋ｔＤ・・・・・・・・・・・・・
・・・・・（２）で表される。なお、０≦Ｓ≦１であり
、Ｏ≦ｔ≦１である。

ここで解像度を４倍に変換する場合、第３図に示すよう
にｓ、ｔは、０、曇、局、％の４つの値しかとらない。

上記（１）式でｔがＯ，％、局、％の値をとるとき、Ｅ
の値はそれぞれ次のようになる。

１＝０のときのＥはＡ、 ｔ＝ハのときのＥは（３Ａ／４＋Ｂ／４）、ｔ＝局のと
きのＥは（Ａ／２＋Ｂ／２）、ｔ＝％のときのＥは（Ａ
／４＋３Ｂ／４）・・・・・・・・・・・・・・・・・
・・・・・・・（３）になる。

第６図は、Ｌ記（３）式を実現する一次元線形補間回路
３０の一例を示すブロック図である。

この一次元線形補間回路３０は、８ビｙ　）の４ライン
から１ラインを選択するマルチプレクサ２１．２２と、
８ビー７トのアダー２４．２５．２６と、２ビツトカウ
ンタ２３とで構成されている。

マルチプレクサ２１．２２は、所定画素の濃度データを
段階的に分割し、これら複数のイ１から１つを選択する
選択手段の一例である。２ビツトカウンタ２３は、これ
ら選択手段にセレクト信号を供給するカウント手段の一
例である。アダー２６は、これら２つの選択手段の出力
データ同志を加算する加算手段の一例である。

上記式（３）における入力濃度の１／２．１／４は、ビ
ットシフトして結線することによって実現でき、３／４
は、ｌ／２と１／４とをアダー２４、または２５が加算
することによって実現できる。

これらの値を、２ビツトカウンタ２３による制御の下に
（２ビツトカウンタ２３が出力するセレクト信号によっ
て）、順次マルチプレクサ２１．２２が選択、出力し、
この値をアダー６で加算することによって、一次元線形
補間を実現できる。

第７図は、一次元線形補間回路４１．４２を二段に構成
して、二次元線形補間回路４０を実現する回路例を示す
図である。

二次元線形補間回路４０は、一次元線形補間回路４１．
４２．４３と、入力ラッチ４４と、出力ラッチ４５とを
有する。また、一次元線形補間回路４１．４２．４３の
それぞれは、第６図に示すと一次元線形補間回路３０と
同じである。

そして、二次元線形補間回路４０は、式（２）を実現す
る。つまり、第３図に示すＡ、Ｂ、ｃ、Ｄの４点の濃度
を入力することによって、そのブロック内の各画素の濃
度（４／４画素における各画素の濃度）を、式（２）に
示すように、内挿する。

第８図は、二次元線形補間回路４０を使用して解像度変
換する回路を示す図である。

この実施例は、バッファ回路５０と二次元線形補間回路
４０とで構成され、バッファ回路５゜は、アドレスカウ
ンタ５１と、２ラインバツフア５２と、ラッチ５３．５
４．５５．５６とを有する。２ラインバツフア５２は、
補間に必要な２ライン分のデータ（４点Ａ、Ｂ、Ｃ，Ｄ
）を同時に保持するものであり、ラッチ５３．５４．５
５．５６は、１一記４点のデータを二次元線形補間回路
４０に同時に供給するものである。

次に、解像度を４倍に変換する動作について説明する。

画像メモリｌから読出された画像データのうち２ライン
分のデータが、２ライン八ツフア５２にバッファリング
され、補間すべき点の周囲４点Ａ、Ｂ、Ｃ，Ｄの各値が
、二次元線形補間回路４０に人力される。そして、二次
元線形補間回路４０において、補間点の濃度が順次、算
出され、プリンタ６０に送られる。

上記実施例は、高解像入力装置から低解像メモリへの解
像度変換の場合に、ブロック内の乎均値を演算する操作
を採用するものであり、この操作は、高解像入力に対し
て、平滑フィルタリングして低周波でサンプリングする
ことになる。そして、このフィルタリング操作によって
、入力雑音を除去し、低サンプリングした際に折り返し
雑音を生じさせる画像データの高周波成分を除去する。

また、このときに、画像処理上問題となるあみ点表現さ
れた画像が入力されてたとしても、その画像データが平
滑化され、滑らかな階調画像に変換される。

さらに、低解像メモリから高解像出力装置への解像度変
換のときに線形変換を用いることによって、低解像度化
によって生じるエツジのエリシング（ぎざぎざ）を緩和
し、滑らかな階調表現を実現するできる。

上記実施例は、高解像画像入出力装置と低解像画像メモ
リとを、Ｃ度沿均化および線形補間を用いた解像度変換
回路によって接続したので、小容驕の画像メモリを使用
して、高精細な画像データの入出力を可ス侶とし、経済
的かつ効率のよい画像処理システムの構成が容易である
。

上記実施例は、入力画像の解像度をｌ／４に変換した後
に、これを４倍の解像度に変換し、しかも、Ｃ度データ
を８ビツトで表現しているが、他の比率の解像度に変換
する場合、または他のビット長（データ長）で濃度デー
タを表現する場合も、Ｌ記と同様に説明できる。

［発明の効果］ 本発明によれば、低解像度画像データを記憶する画像メ
モリと、高解像度画像データ出力装置とを接続する画像
データの解像度変換装置において、画像メモリの解像度
以上の品位を保って、画像の入出力を行なうことができ
るという効果を有する。

【図面の簡単な説明】

第１図は、解像度をｌ／４に変換する場合の説明図であ
る。 第２図は、解像度を１／４に変換する回路例である。 第３図は、解像度を４倍に変換する場合の説明図である
。 第４図は、上記実施例における一次元線形補間の説明図
である。 第５図は、上記実施例における二次元線形補間の説明図
である。 第６図は、上記実施例における一次元線形補間回路の一
例を示す回路図である。 第７図は、上記実施例における二次元線形補間回路の一
例を示す回路図である。 第８図は、Ｅ記実施例において、二次元線形補間を用い
て解像度を４倍に変換する回路の一例である。 第９図（１）、（２）は、従来における解像度変換の説
明図である。 ２・・・−・次元演算回路。 ３・・・二次元演算回路、 ２１．２２・・・マルチプレクサ、 ３０．４１〜４３・・・一次元線形補間回路、４０・・
・二次元線形補間回路、 ４２・・・バッファ回路。 特許出願人　　キャノン株式会社 同代理人　　　用久保　　新　− 第３図 第４図 ＣＤ 第７図

Claims (1)

1. 【特許請求の範囲】 低解像度画像データを記憶する画像メモリと、高解像度
   画像データ出力装置とを接続する画像データ解像度変換
   装置において、 所定画素の濃度データを段階的に分割した複数の値から
   １つを選択する２つの選択手段と、これら選択手段にセ
   レクト信号を供給するカウント手段と、これら２つの選
   択手段の出力データ同志を加算する加算手段とによって
   一次元線形補間手段を構成し、この一次元線形補間手段
   を２段に組合せて二次元線形補間手段を構成し、この二
   次元線形補間手段に入力を与える２ラインバッファ手段
   を有し、前記画像データの解像度をＮ倍（Ｎは２以上の
   整数）に変換することを特徴とする画像データ解像度変
   換装置。