JP3574181B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP3574181B2 JP3574181B2 JP17340894A JP17340894A JP3574181B2 JP 3574181 B2 JP3574181 B2 JP 3574181B2 JP 17340894 A JP17340894 A JP 17340894A JP 17340894 A JP17340894 A JP 17340894A JP 3574181 B2 JP3574181 B2 JP 3574181B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- input
- arithmetic processor
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Input (AREA)
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、演算プロセッサによりメモリに対してアドレスを指定することにより入力ポートから入力されたデータを、メモリの指定されたアドレスに直接書き込むと同時にそのデータを演算プロセッサにも転送することが可能なデータ処理装置に関し、特に入力ポートからの入力データの処理に関する制御及び演算プロセッサとメモリとの間のデータ授受に関する制御に特徴を有するデータ処理装置に関するものである。
【０００２】
【従来の技術】
入力／出力ポートと、例えばＤＳＰ（デジタルシグナルプロセッサ）、ＣＰＵ等からなる演算プロセッサとメモリとを具備するデータ処理装置に於て、入力／出力ポートとメモリとの間で直接データの授受を行うデータ転送方式がある。この方式を採用することにより、例えば、従来入力ポートからデータをメモリに書き込む際に演算プロセッサにまずデータを転送し、その後メモリにそのデータを書き込むという動作を１ステップで行うことが可能となることから、特に連続的にデータの書き込みを行う場合などにその処理が高速化する。
【０００３】
【発明が解決しようとする課題】
上記したようなデータ転送方式にあっては、演算プロセッサ側からメモリアドレスを指示し、そのアドレスに入力ポートからのデータを直接書き込むようになるが、例えばデータの入力後に通常の演算プロセッサとメモリとの間のデータ授受を行う場合、入力／出力ポートとメモリとの間で直接アクセス可能とする状態と演算プロセッサのみがメモリに対してアクセスし得る授受を行う状態とを切換えるための制御信号が必要となる。従って両状態を頻繁に切換える場合にはこの制御信号に必要なステップ、即ち処理時間が多く必要となり必ずしも高速に処理できないことが考えられる。
【０００４】
特に、例えばイメージスキャナに於ける画像データの入力時などのように、逐次的に連続してデータが外部から入力され、これをメモリと演算プロセッサとの間で処理して次の処理装置に出力するような場合には上記問題が定期的に発生し、上記データ転送方式を採用してもデータの処理を効率的に行うことが困難であった。
【０００５】
一方、本発明者らは上記したように、入力されたデータに対して所定の処理を施した後、順次出力するような、即ち画像データの読取り時の補正処理等のような場合には入力処理の直前等に出力処理若しくはメモリに書き込む処理を必ず行うことに注目した。
【０００６】
本発明は上記したような従来技術の問題点と発明者の知見とに鑑みなされたものであり、その主な目的は、入力ポートからのデータを直接メモリに書き込む第１の状態と、入力ポートからのデータを演算プロセッサを介してメモリに書き込むと共に演算プロセッサとメモリとの間のデータの授受を行い得る第２の状態との切換えが容易、かつ高速に行えるデータ処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
上述した目的は本発明によれば、演算プロセッサによりメモリに対してアドレスを指定することにより入力ポートから入力されたデータを前記メモリの指定されたアドレスに直接書き込むと同時にそのデータを前記演算プロセッサにも転送する第１の状態と、前記入力ポートから入力されるデータは前記演算プロセッサに入力されると共に該演算プロセッサにより前記メモリに対してアドレスを指定することにより前記メモリと前記演算プロセッサとの間でのみデータの授受が行われる第２の状態とを有し、前記入力ポートを介して外部から入力されたデータを前記メモリに記憶し、入力データ及び／または前記メモリに記憶された別のデータを前記演算プロセッサで処理した後、出力ポートを介して外部に出力するデータ処理装置であって、前記出力ポートを介してデータを外部に出力する動作及び前記メモリの所定のアドレスを指定してデータを読み出すまたは書き込む動作の直後には当該データ処理装置を前記第１の状態とし、かつ前記第１の状態でのデータ入力動作の直後には当該データ処理装置を前記第２の状態とし得る制御手段を有することを特徴とするデータ処理装置を提供することにより達成される。
【０００８】
【作用】
このように、入力ポートからの直接データをメモリに書き込む第１の状態とメモリと演算プロセッサとの間でデータの授受を行う第２の状態とを、データの入力を行う直前に行われる処理を検出し、その検出結果に基づき演算プロセッサによらず専用の回路により切換え制御する構成とすることで、演算プロセッサの作業ステップ数が増加することなく両状態を適正に切換えることができる。また、第２の状態、即ち入力ポートからのデータを演算プロセッサを介してメモリに書き込み、演算プロセッサとメモリとの間でデータの授受を行うような状態に強制的に演算プロセッサからの指示により切換え可能とすることで、作業の開始／終了或いは中止やエラー発生時の処理などにも容易に対応することができる。
【０００９】
【実施例】
以下、本発明の好適実施例を添付の図面について詳しく説明する。
図１は、本発明が適用されたイメージスキャナ用データの補正処理装置の構成を示す回路ブロック図である。入力ポート１にはバスＢが接続され、このバスＢには演算プロセッサとしてのＤＳＰ２、メモリ３及び出力ポート４が接続されている。また、ＤＳＰ２とメモリ３との間にはＤＳＰ２による後記する処理を検出すると共にその処理状態に応じて入力ポート１及び出力ポート４を制御するための制御回路５が設けられている。またＤＳＰ２及びメモリ３にはアドレスデコーダ６も接続されている。尚、符号７は後記する２つの状態を切換えるための条件をＤＳＰ２の指示により選択するための切換スイッチである。
【００１０】
図２はメモリ３の構造を模式的に示す図であり、このメモリ３はメモリ空間３ａとメモリ空間３ｂとに分割され、更にその上部アドレスには入力ポート及び出力ポートを制御するためのアドレス空間３ｃ、３ｄが確保されている。
【００１１】
上記構成のデータ処理装置は、図３に示すような２つの状態を取り得るようになっている。まず、図３（ａ）に示すように、ＤＳＰ２とメモリ３との間でデータの授受が可能であると共に入力ポート１から入力されたデータはＤＳＰ２に入力され、必要に応じてメモリに書き込まれるようになっている第２の状態、そして、図３（ｂ）に示すように、入力ポート１から入力されたデータがＤＳＰ２とメモリ３とに同時に転送され、ＤＰＳ２を介することなくメモリ３に直接データが書き込まれるようになっている第１の状態である。ここで、第１の状態では入力ポート１から入力されたのデータはメモリ３のメモリ空間３ｂに書き込まれるようになっている。
【００１２】
以下に、本実施例の作動要領について説明する。まず、図３（ａ）に示す第２の状態にてＤＳＰ２とメモリ３との間でデータの授受が行われ処理がなされた後、出力ポート４を介して外部にその処理後のデータが出力される際には、その前に切換スイッチ７は条件１側、即ち図１に於ける右側に接続される。そして、メモリ３の出力ポートアドレス３ｄにアクセスすることにより制御回路５を介して入力ポート１のＯＥ￣端子に対して第１の状態、即ち図３（ｂ）の状態にセットすることが指示され、入力ポートから入力されたデータがメモリ３のメモリ空間３ｂに書き込まれる。この書き込みが完了すると、制御回路５のフリップフロップの出力端子Ｑ￣からリセット信号が出力され、入力ポート１のＯＥ￣端子に第２の状態、即ち図３（ａ）の状態にリセットすることが指示される。
【００１３】
一方、ＤＳＰ２による処理結果が外部に出力されずメモリ３の所定のアドレス、即ち本実施例ではメモリ空間３ａに対して書き込みされることがある。この場合、上記した第２の状態からメモリ３のメモリ空間３ａに対して書き込みが行われる前に切換スイッチ７が条件２側、即ち図１に於ける左側に接続される。そして、実際にメモリ空間３ａに書き込みが行われることにより制御回路５を介して入力ポート１のＯＥ￣端子に対して第１の状態にセットすることが指示され、上記同様入力ポートから入力されたデータがメモリ３のメモリ空間３ｂに書き込まれる。また、上記同様にこのメモリ空間３ｂへの書き込みが完了すると第２の状態にリセットされる。
【００１４】
このようにして出力ポート４からデータが出力されるかまたはメモリ３のメモリ空間３ｂにデータが書き込まれる動作の直後のみ入力ポート１から入力されるデータがＤＳＰ２を介することなく直接メモリ３のメモリ空間３ｂに書き込まれる第１の状態にセットされ、この書き込み動作が完了するとこれを検出して第２の状態に戻すようになる。従って、ＤＳＰ２は何等命令を出力することなく上記第１及び第２の状態を適正に切換えることが可能となる。
【００１５】
また、ＤＳＰ２は制御回路５のフリップフロップに於けるリセット端子にも接続されており、必要に応じて、即ち画像データの読取開始時や終了時もしくは中止などの際に強制的に出力端子Ｑ￣からリセット信号を出力することも可能としており、その取扱性も向上している。
【００１６】
【発明の効果】
上記したように本発明によるデータ処理装置によれば、データの処理状態を検出し、その検出結果に応じて入力ポートからのデータを直接メモリに書き込む第１の状態と、演算プロセッサとメモリとの間でデータの授受を可能とし、かつ入力ポートからのデータは演算プロセッサを介してメモリに書き込む第２の状態とを演算プロセッサとは別の制御手段をもって切換える構成とすることで、演算プロセッサの負担が増えることなく、即ち処理ステップが増すことなくデータの入力処理を高速に行うことが可能となると共に上記第１の状態と第２の状態との切換えが容易になることから装置全体の処理性能が著しく向上する。
【図面の簡単な説明】
【図１】本発明が適用されたイメージスキャナ用データ処理装置の構成を示す回路ブロック図。
【図２】図１のメモリの構造を模式的に示す図。
【図３】図１のデータ処理装置に於けるデータの流れを模式的に示すブロック図。
【符号の説明】
１ 入力ポート
２ ＤＳＰ
３ メモリ
３ａ 第１のメモリ空間
３ｂ 第２のメモリ空間
３ｃ 入力ポートアドレス
３ｄ 出力ポートアドレス
４ 出力ボート
５ 制御回路
６ アドレスデコーダ
７ 切換スイッチ
【産業上の利用分野】
本発明は、演算プロセッサによりメモリに対してアドレスを指定することにより入力ポートから入力されたデータを、メモリの指定されたアドレスに直接書き込むと同時にそのデータを演算プロセッサにも転送することが可能なデータ処理装置に関し、特に入力ポートからの入力データの処理に関する制御及び演算プロセッサとメモリとの間のデータ授受に関する制御に特徴を有するデータ処理装置に関するものである。
【０００２】
【従来の技術】
入力／出力ポートと、例えばＤＳＰ（デジタルシグナルプロセッサ）、ＣＰＵ等からなる演算プロセッサとメモリとを具備するデータ処理装置に於て、入力／出力ポートとメモリとの間で直接データの授受を行うデータ転送方式がある。この方式を採用することにより、例えば、従来入力ポートからデータをメモリに書き込む際に演算プロセッサにまずデータを転送し、その後メモリにそのデータを書き込むという動作を１ステップで行うことが可能となることから、特に連続的にデータの書き込みを行う場合などにその処理が高速化する。
【０００３】
【発明が解決しようとする課題】
上記したようなデータ転送方式にあっては、演算プロセッサ側からメモリアドレスを指示し、そのアドレスに入力ポートからのデータを直接書き込むようになるが、例えばデータの入力後に通常の演算プロセッサとメモリとの間のデータ授受を行う場合、入力／出力ポートとメモリとの間で直接アクセス可能とする状態と演算プロセッサのみがメモリに対してアクセスし得る授受を行う状態とを切換えるための制御信号が必要となる。従って両状態を頻繁に切換える場合にはこの制御信号に必要なステップ、即ち処理時間が多く必要となり必ずしも高速に処理できないことが考えられる。
【０００４】
特に、例えばイメージスキャナに於ける画像データの入力時などのように、逐次的に連続してデータが外部から入力され、これをメモリと演算プロセッサとの間で処理して次の処理装置に出力するような場合には上記問題が定期的に発生し、上記データ転送方式を採用してもデータの処理を効率的に行うことが困難であった。
【０００５】
一方、本発明者らは上記したように、入力されたデータに対して所定の処理を施した後、順次出力するような、即ち画像データの読取り時の補正処理等のような場合には入力処理の直前等に出力処理若しくはメモリに書き込む処理を必ず行うことに注目した。
【０００６】
本発明は上記したような従来技術の問題点と発明者の知見とに鑑みなされたものであり、その主な目的は、入力ポートからのデータを直接メモリに書き込む第１の状態と、入力ポートからのデータを演算プロセッサを介してメモリに書き込むと共に演算プロセッサとメモリとの間のデータの授受を行い得る第２の状態との切換えが容易、かつ高速に行えるデータ処理装置を提供することにある。
【０００７】
【課題を解決するための手段】
上述した目的は本発明によれば、演算プロセッサによりメモリに対してアドレスを指定することにより入力ポートから入力されたデータを前記メモリの指定されたアドレスに直接書き込むと同時にそのデータを前記演算プロセッサにも転送する第１の状態と、前記入力ポートから入力されるデータは前記演算プロセッサに入力されると共に該演算プロセッサにより前記メモリに対してアドレスを指定することにより前記メモリと前記演算プロセッサとの間でのみデータの授受が行われる第２の状態とを有し、前記入力ポートを介して外部から入力されたデータを前記メモリに記憶し、入力データ及び／または前記メモリに記憶された別のデータを前記演算プロセッサで処理した後、出力ポートを介して外部に出力するデータ処理装置であって、前記出力ポートを介してデータを外部に出力する動作及び前記メモリの所定のアドレスを指定してデータを読み出すまたは書き込む動作の直後には当該データ処理装置を前記第１の状態とし、かつ前記第１の状態でのデータ入力動作の直後には当該データ処理装置を前記第２の状態とし得る制御手段を有することを特徴とするデータ処理装置を提供することにより達成される。
【０００８】
【作用】
このように、入力ポートからの直接データをメモリに書き込む第１の状態とメモリと演算プロセッサとの間でデータの授受を行う第２の状態とを、データの入力を行う直前に行われる処理を検出し、その検出結果に基づき演算プロセッサによらず専用の回路により切換え制御する構成とすることで、演算プロセッサの作業ステップ数が増加することなく両状態を適正に切換えることができる。また、第２の状態、即ち入力ポートからのデータを演算プロセッサを介してメモリに書き込み、演算プロセッサとメモリとの間でデータの授受を行うような状態に強制的に演算プロセッサからの指示により切換え可能とすることで、作業の開始／終了或いは中止やエラー発生時の処理などにも容易に対応することができる。
【０００９】
【実施例】
以下、本発明の好適実施例を添付の図面について詳しく説明する。
図１は、本発明が適用されたイメージスキャナ用データの補正処理装置の構成を示す回路ブロック図である。入力ポート１にはバスＢが接続され、このバスＢには演算プロセッサとしてのＤＳＰ２、メモリ３及び出力ポート４が接続されている。また、ＤＳＰ２とメモリ３との間にはＤＳＰ２による後記する処理を検出すると共にその処理状態に応じて入力ポート１及び出力ポート４を制御するための制御回路５が設けられている。またＤＳＰ２及びメモリ３にはアドレスデコーダ６も接続されている。尚、符号７は後記する２つの状態を切換えるための条件をＤＳＰ２の指示により選択するための切換スイッチである。
【００１０】
図２はメモリ３の構造を模式的に示す図であり、このメモリ３はメモリ空間３ａとメモリ空間３ｂとに分割され、更にその上部アドレスには入力ポート及び出力ポートを制御するためのアドレス空間３ｃ、３ｄが確保されている。
【００１１】
上記構成のデータ処理装置は、図３に示すような２つの状態を取り得るようになっている。まず、図３（ａ）に示すように、ＤＳＰ２とメモリ３との間でデータの授受が可能であると共に入力ポート１から入力されたデータはＤＳＰ２に入力され、必要に応じてメモリに書き込まれるようになっている第２の状態、そして、図３（ｂ）に示すように、入力ポート１から入力されたデータがＤＳＰ２とメモリ３とに同時に転送され、ＤＰＳ２を介することなくメモリ３に直接データが書き込まれるようになっている第１の状態である。ここで、第１の状態では入力ポート１から入力されたのデータはメモリ３のメモリ空間３ｂに書き込まれるようになっている。
【００１２】
以下に、本実施例の作動要領について説明する。まず、図３（ａ）に示す第２の状態にてＤＳＰ２とメモリ３との間でデータの授受が行われ処理がなされた後、出力ポート４を介して外部にその処理後のデータが出力される際には、その前に切換スイッチ７は条件１側、即ち図１に於ける右側に接続される。そして、メモリ３の出力ポートアドレス３ｄにアクセスすることにより制御回路５を介して入力ポート１のＯＥ￣端子に対して第１の状態、即ち図３（ｂ）の状態にセットすることが指示され、入力ポートから入力されたデータがメモリ３のメモリ空間３ｂに書き込まれる。この書き込みが完了すると、制御回路５のフリップフロップの出力端子Ｑ￣からリセット信号が出力され、入力ポート１のＯＥ￣端子に第２の状態、即ち図３（ａ）の状態にリセットすることが指示される。
【００１３】
一方、ＤＳＰ２による処理結果が外部に出力されずメモリ３の所定のアドレス、即ち本実施例ではメモリ空間３ａに対して書き込みされることがある。この場合、上記した第２の状態からメモリ３のメモリ空間３ａに対して書き込みが行われる前に切換スイッチ７が条件２側、即ち図１に於ける左側に接続される。そして、実際にメモリ空間３ａに書き込みが行われることにより制御回路５を介して入力ポート１のＯＥ￣端子に対して第１の状態にセットすることが指示され、上記同様入力ポートから入力されたデータがメモリ３のメモリ空間３ｂに書き込まれる。また、上記同様にこのメモリ空間３ｂへの書き込みが完了すると第２の状態にリセットされる。
【００１４】
このようにして出力ポート４からデータが出力されるかまたはメモリ３のメモリ空間３ｂにデータが書き込まれる動作の直後のみ入力ポート１から入力されるデータがＤＳＰ２を介することなく直接メモリ３のメモリ空間３ｂに書き込まれる第１の状態にセットされ、この書き込み動作が完了するとこれを検出して第２の状態に戻すようになる。従って、ＤＳＰ２は何等命令を出力することなく上記第１及び第２の状態を適正に切換えることが可能となる。
【００１５】
また、ＤＳＰ２は制御回路５のフリップフロップに於けるリセット端子にも接続されており、必要に応じて、即ち画像データの読取開始時や終了時もしくは中止などの際に強制的に出力端子Ｑ￣からリセット信号を出力することも可能としており、その取扱性も向上している。
【００１６】
【発明の効果】
上記したように本発明によるデータ処理装置によれば、データの処理状態を検出し、その検出結果に応じて入力ポートからのデータを直接メモリに書き込む第１の状態と、演算プロセッサとメモリとの間でデータの授受を可能とし、かつ入力ポートからのデータは演算プロセッサを介してメモリに書き込む第２の状態とを演算プロセッサとは別の制御手段をもって切換える構成とすることで、演算プロセッサの負担が増えることなく、即ち処理ステップが増すことなくデータの入力処理を高速に行うことが可能となると共に上記第１の状態と第２の状態との切換えが容易になることから装置全体の処理性能が著しく向上する。
【図面の簡単な説明】
【図１】本発明が適用されたイメージスキャナ用データ処理装置の構成を示す回路ブロック図。
【図２】図１のメモリの構造を模式的に示す図。
【図３】図１のデータ処理装置に於けるデータの流れを模式的に示すブロック図。
【符号の説明】
１ 入力ポート
２ ＤＳＰ
３ メモリ
３ａ 第１のメモリ空間
３ｂ 第２のメモリ空間
３ｃ 入力ポートアドレス
３ｄ 出力ポートアドレス
４ 出力ボート
５ 制御回路
６ アドレスデコーダ
７ 切換スイッチ
Claims (3)
- 演算プロセッサによりメモリに対してアドレスを指定することにより入力ポートから入力されたデータを前記メモリの指定されたアドレスに直接書き込むと同時にそのデータを前記演算プロセッサにも転送する第１の状態と、前記入力ポートから入力されるデータは前記演算プロセッサに入力されると共に該演算プロセッサにより前記メモリに対してアドレスを指定することにより前記メモリと前記演算プロセッサとの間でのみデータの授受が行われる第２の状態とを有し、前記入力ポートを介して外部から入力されたデータを前記メモリに記憶し、入力データ及び／または前記メモリに記憶された別のデータを前記演算プロセッサで処理した後、出力ポートを介して外部に出力するデータ処理装置であって、
前記出力ポートを介してデータを外部に出力する動作及び前記メモリの所定のアドレスを指定してデータを読み出すまたは書き込む動作の直後には当該データ処理装置を前記第１の状態とし、かつ前記第１の状態でのデータ入力動作の直後には当該データ処理装置を前記第２の状態とし得る制御手段を有することを特徴とするデータ処理装置。 - 前記入力ポートから入力されるデータがイメージスキャナの受光素子から逐次入力される画像データからなり、
当該データ処理装置が、前記画像データを前記入力ポートを介して入力して前記メモリに記憶し、該データ及び／または前記メモリに記憶された別のデータを前記演算プロセッサで処理して前記メモリに書き込みまたは前記出力ポートを介して外部に出力する動作を繰り返すようになっていることを特徴とする請求項１に記載のデータ処理装置。 - 前記制御手段が、前記演算プロセッサからの指示により当該データ処理装置を強制的に前記第２の状態にする手段を更に有することを特徴とする請求項１若しくは請求項２に記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17340894A JP3574181B2 (ja) | 1994-07-01 | 1994-07-01 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17340894A JP3574181B2 (ja) | 1994-07-01 | 1994-07-01 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0816450A JPH0816450A (ja) | 1996-01-19 |
| JP3574181B2 true JP3574181B2 (ja) | 2004-10-06 |
Family
ID=15959882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17340894A Expired - Fee Related JP3574181B2 (ja) | 1994-07-01 | 1994-07-01 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3574181B2 (ja) |
-
1994
- 1994-07-01 JP JP17340894A patent/JP3574181B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0816450A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3574181B2 (ja) | データ処理装置 | |
| JPH10334037A (ja) | 通信ｄｍａ装置 | |
| JP4479064B2 (ja) | 情報入出力装置 | |
| JP2961754B2 (ja) | 情報処理装置の並列処理装置 | |
| JPH077531A (ja) | 通信手順制御装置 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| KR0157456B1 (ko) | 로보트 제어기에서 사용자 정의 처리 함수의 실행방법 | |
| JP4148331B2 (ja) | 機器制御システム | |
| JPH01113806A (ja) | シーケンス制御装置 | |
| JP2693930B2 (ja) | ベクトル処理装置 | |
| JP3270040B2 (ja) | バス制御方式 | |
| JPH0410135A (ja) | データの高速処理方式 | |
| JPH05159042A (ja) | 画像処理装置 | |
| JPH0652039A (ja) | データ転送方式 | |
| JPH01205279A (ja) | 信号処理回路 | |
| JPH02238763A (ja) | 制御装置 | |
| JPH10154005A (ja) | プログラマブルコントローラの入出力制御方式 | |
| JPH0736739A (ja) | データ処理装置 | |
| JPH0520140U (ja) | 情報処理装置 | |
| JPH01169639A (ja) | 記憶装置 | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JPS61210464A (ja) | デ−タ緩衝装置 | |
| JPS6048786B2 (ja) | デイジタル信号処理系の信号入出力方式 | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPH04262449A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |