JPH0816450A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力ポートからのデータを直接メモリに書き
込む第１の状態と、入力ポートからのデータを演算プロ
セッサを介してメモリに書き込むと共に演算プロセッサ
とメモリとの間のデータの授受を行い得る第２の状態と
の切換えが容易、かつ高速に行えるデータ処理装置を提
供する。 【構成】 データの処理状態を検出し、その検出結果に
応じて入力ポートからのデータを直接メモリに書き込む
第１の状態と、演算プロセッサとメモリとの間でデータ
の授受を可能とし、かつ入力ポートからのデータは演算
プロセッサを介してメモリに書き込む第２の状態とを演
算プロセッサとは別の制御手段をもって切換える構成と
することで、演算プロセッサの負担が増えることなく、
即ち処理ステップが増すことなくデータの入力処理を高
速に行うことが可能となると共に上記第１の状態と第２
の状態との切換えが容易になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、演算プロセッサにより
メモリに対してアドレスを指定することにより入力ポー
トから入力されたデータを、メモリの指定されたアドレ
スに直接書き込むと同時にそのデータを演算プロセッサ
にも転送することが可能なデータ処理装置に関し、特に
入力ポートからの入力データの処理に関する制御及び演
算プロセッサとメモリとの間のデータ授受に関する制御
に特徴を有するデータ処理装置に関するものである。

【０００２】

【従来の技術】入力／出力ポートと、例えばＤＳＰ（デ
ジタルシグナルプロセッサ）、ＣＰＵ等からなる演算プ
ロセッサとメモリとを具備するデータ処理装置に於て、
入力／出力ポートとメモリとの間で直接データの授受を
行うデータ転送方式がある。この方式を採用することに
より、例えば、従来入力ポートからデータをメモリに書
き込む際に演算プロセッサにまずデータを転送し、その
後メモリにそのデータを書き込むという動作を１ステッ
プで行うことが可能となることから、特に連続的にデー
タの書き込みを行う場合などにその処理が高速化する。

【０００３】

【発明が解決しようとする課題】上記したようなデータ
転送方式にあっては、演算プロセッサ側からメモリアド
レスを指示し、そのアドレスに入力ポートからのデータ
を直接書き込むようになるが、例えばデータの入力後に
通常の演算プロセッサとメモリとの間のデータ授受を行
う場合、入力／出力ポートとメモリとの間で直接アクセ
ス可能とする状態と演算プロセッサのみがメモリに対し
てアクセスし得る授受を行う状態とを切換えるための制
御信号が必要となる。従って両状態を頻繁に切換える場
合にはこの制御信号に必要なステップ、即ち処理時間が
多く必要となり必ずしも高速に処理できないことが考え
られる。

【０００４】特に、例えばイメージスキャナに於ける画
像データの入力時などのように、逐次的に連続してデー
タが外部から入力され、これをメモリと演算プロセッサ
との間で処理して次の処理装置に出力するような場合に
は上記問題が定期的に発生し、上記データ転送方式を採
用してもデータの処理を効率的に行うことが困難であっ
た。

【０００５】一方、本発明者らは上記したように、入力
されたデータに対して所定の処理を施した後、順次出力
するような、即ち画像データの読取り時の補正処理等の
ような場合には入力処理の直前等に出力処理若しくはメ
モリに書き込む処理を必ず行うことに注目した。

【０００６】本発明は上記したような従来技術の問題点
と発明者の知見とに鑑みなされたものであり、その主な
目的は、入力ポートからのデータを直接メモリに書き込
む第１の状態と、入力ポートからのデータを演算プロセ
ッサを介してメモリに書き込むと共に演算プロセッサと
メモリとの間のデータの授受を行い得る第２の状態との
切換えが容易、かつ高速に行えるデータ処理装置を提供
することにある。

【０００７】

【課題を解決するための手段】上述した目的は本発明に
よれば、演算プロセッサによりメモリに対してアドレス
を指定することにより入力ポートから入力されたデータ
を前記メモリの指定されたアドレスに直接書き込むと同
時にそのデータを前記演算プロセッサにも転送する第１
の状態と、前記入力ポートから入力されるデータは前記
演算プロセッサに入力されると共に該演算プロセッサに
より前記メモリに対してアドレスを指定することにより
前記メモリと前記演算プロセッサとの間でのみデータの
授受が行われる第２の状態とを有し、前記入力ポートを
介して外部から入力されたデータを前記メモリに記憶
し、入力データ及び／または前記メモリに記憶された別
のデータを前記演算プロセッサで処理した後、出力ポー
トを介して外部に出力するデータ処理装置であって、前
記出力ポートを介してデータを外部に出力する動作及び
前記メモリの所定のアドレスを指定してデータを読み出
すまたは書き込む動作の直後には当該データ処理装置を
前記第１の状態とし、かつ前記第１の状態でのデータ入
力動作の直後には当該データ処理装置を前記第２の状態
とし得る制御手段を有することを特徴とするデータ処理
装置を提供することにより達成される。

【０００８】

【作用】このように、入力ポートからの直接データをメ
モリに書き込む第１の状態とメモリと演算プロセッサと
の間でデータの授受を行う第２の状態とを、データの入
力を行う直前に行われる処理を検出し、その検出結果に
基づき演算プロセッサによらず専用の回路により切換え
制御する構成とすることで、演算プロセッサの作業ステ
ップ数が増加することなく両状態を適正に切換えること
ができる。また、第２の状態、即ち入力ポートからのデ
ータを演算プロセッサを介してメモリに書き込み、演算
プロセッサとメモリとの間でデータの授受を行うような
状態に強制的に演算プロセッサからの指示により切換え
可能とすることで、作業の開始／終了或いは中止やエラ
ー発生時の処理などにも容易に対応することができる。

【０００９】

【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。図１は、本発明が適用されたイメ
ージスキャナ用データの補正処理装置の構成を示す回路
ブロック図である。入力ポート１にはバスＢが接続さ
れ、このバスＢには演算プロセッサとしてのＤＳＰ２、
メモリ３及び出力ポート４が接続されている。また、Ｄ
ＳＰ２とメモリ３との間にはＤＳＰ２による後記する処
理を検出すると共にその処理状態に応じて入力ポート１
及び出力ポート４を制御するための制御回路５が設けら
れている。またＤＳＰ２及びメモリ３にはアドレスデコ
ーダ６も接続されている。尚、符号７は後記する２つの
状態を切換えるための条件をＤＳＰ２の指示により選択
するための切換スイッチである。

【００１０】図２はメモリ３の構造を模式的に示す図で
あり、このメモリ３はメモリ空間３ａとメモリ空間３ｂ
とに分割され、更にその上部アドレスには入力ポート及
び出力ポートを制御するためのアドレス空間３ｃ、３ｄ
が確保されている。

【００１１】上記構成のデータ処理装置は、図３に示す
ような２つの状態を取り得るようになっている。まず、
図３（ａ）に示すように、ＤＳＰ２とメモリ３との間で
データの授受が可能であると共に入力ポート１から入力
されたデータはＤＳＰ２に入力され、必要に応じてメモ
リに書き込まれるようになっている第２の状態、そし
て、図３（ｂ）に示すように、入力ポート１から入力さ
れたデータがＤＳＰ２とメモリ３とに同時に転送され、
ＤＰＳ２を介することなくメモリ３に直接データが書き
込まれるようになっている第１の状態である。ここで、
第１の状態では入力ポート１から入力されたのデータは
メモリ３のメモリ空間３ｂに書き込まれるようになって
いる。

【００１２】以下に、本実施例の作動要領について説明
する。まず、図３（ａ）に示す第２の状態にてＤＳＰ２
とメモリ３との間でデータの授受が行われ処理がなされ
た後、出力ポート４を介して外部にその処理後のデータ
が出力される際には、その前に切換スイッチ７は条件１
側、即ち図１に於ける右側に接続される。そして、メモ
リ３の出力ポートアドレス３ｄにアクセスすることによ
り制御回路５を介して入力ポート１のＯＥ￣端子に対し
て第１の状態、即ち図３（ｂ）の状態にセットすること
が指示され、入力ポートから入力されたデータがメモリ
３のメモリ空間３ｂに書き込まれる。この書き込みが完
了すると、制御回路５のフリップフロップの出力端子Ｑ
￣からリセット信号が出力され、入力ポート１のＯＥ￣
端子に第２の状態、即ち図３（ａ）の状態にリセットす
ることが指示される。

【００１３】一方、ＤＳＰ２による処理結果が外部に出
力されずメモリ３の所定のアドレス、即ち本実施例では
メモリ空間３ａに対して書き込みされることがある。こ
の場合、上記した第２の状態からメモリ３のメモリ空間
３ａに対して書き込みが行われる前に切換スイッチ７が
条件２側、即ち図１に於ける左側に接続される。そし
て、実際にメモリ空間３ａに書き込みが行われることに
より制御回路５を介して入力ポート１のＯＥ￣端子に対
して第１の状態にセットすることが指示され、上記同様
入力ポートから入力されたデータがメモリ３のメモリ空
間３ｂに書き込まれる。また、上記同様にこのメモリ空
間３ｂへの書き込みが完了すると第２の状態にリセット
される。

【００１４】このようにして出力ポート４からデータが
出力されるかまたはメモリ３のメモリ空間３ｂにデータ
が書き込まれる動作の直後のみ入力ポート１から入力さ
れるデータがＤＳＰ２を介することなく直接メモリ３の
メモリ空間３ｂに書き込まれる第１の状態にセットさ
れ、この書き込み動作が完了するとこれを検出して第２
の状態に戻すようになる。従って、ＤＳＰ２は何等命令
を出力することなく上記第１及び第２の状態を適正に切
換えることが可能となる。

【００１５】また、ＤＳＰ２は制御回路５のフリップフ
ロップに於けるリセット端子にも接続されており、必要
に応じて、即ち画像データの読取開始時や終了時もしく
は中止などの際に強制的に出力端子Ｑ￣からリセット信
号を出力することも可能としており、その取扱性も向上
している。

【００１６】

【発明の効果】上記したように本発明によるデータ処理
装置によれば、データの処理状態を検出し、その検出結
果に応じて入力ポートからのデータを直接メモリに書き
込む第１の状態と、演算プロセッサとメモリとの間でデ
ータの授受を可能とし、かつ入力ポートからのデータは
演算プロセッサを介してメモリに書き込む第２の状態と
を演算プロセッサとは別の制御手段をもって切換える構
成とすることで、演算プロセッサの負担が増えることな
く、即ち処理ステップが増すことなくデータの入力処理
を高速に行うことが可能となると共に上記第１の状態と
第２の状態との切換えが容易になることから装置全体の
処理性能が著しく向上する。

【図面の簡単な説明】

【図１】本発明が適用されたイメージスキャナ用データ
処理装置の構成を示す回路ブロック図。

【図２】図１のメモリの構造を模式的に示す図。

【図３】図１のデータ処理装置に於けるデータの流れを
模式的に示すブロック図。

【符号の説明】

１ 入力ポート ２ ＤＳＰ ３ メモリ ３ａ 第１のメモリ空間 ３ｂ 第２のメモリ空間 ３ｃ 入力ポートアドレス ３ｄ 出力ポートアドレス ４ 出力ボート ５ 制御回路 ６ アドレスデコーダ ７ 切換スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 演算プロセッサによりメモリに対して
   アドレスを指定することにより入力ポートから入力され
   たデータを前記メモリの指定されたアドレスに直接書き
   込むと同時にそのデータを前記演算プロセッサにも転送
   する第１の状態と、前記入力ポートから入力されるデー
   タは前記演算プロセッサに入力されると共に該演算プロ
   セッサにより前記メモリに対してアドレスを指定するこ
   とにより前記メモリと前記演算プロセッサとの間でのみ
   データの授受が行われる第２の状態とを有し、前記入力
   ポートを介して外部から入力されたデータを前記メモリ
   に記憶し、入力データ及び／または前記メモリに記憶さ
   れた別のデータを前記演算プロセッサで処理した後、出
   力ポートを介して外部に出力するデータ処理装置であっ
   て、 前記出力ポートを介してデータを外部に出力する動作及
   び前記メモリの所定のアドレスを指定してデータを読み
   出すまたは書き込む動作の直後には当該データ処理装置
   を前記第１の状態とし、かつ前記第１の状態でのデータ
   入力動作の直後には当該データ処理装置を前記第２の状
   態とし得る制御手段を有することを特徴とするデータ処
   理装置。
2. 【請求項２】 前記入力ポートから入力されるデータ
   がイメージスキャナの受光素子から逐次入力される画像
   データからなり、 当該データ処理装置が、前記画像データを前記入力ポー
   トを介して入力して前記メモリに記憶し、該データ及び
   ／または前記メモリに記憶された別のデータを前記演算
   プロセッサで処理して前記メモリに書き込みまたは前記
   出力ポートを介して外部に出力する動作を繰り返すよう
   になっていることを特徴とする請求項１に記載のデータ
   処理装置。
3. 【請求項３】 前記制御手段が、前記演算プロセッサ
   からの指示により当該データ処理装置を強制的に前記第
   ２の状態にする手段を更に有することを特徴とする請求
   項１若しくは請求項２に記載のデータ処理装置。