JPH05197406A - 自動機械等の制御装置 - Google Patents
自動機械等の制御装置Info
- Publication number
- JPH05197406A JPH05197406A JP891692A JP891692A JPH05197406A JP H05197406 A JPH05197406 A JP H05197406A JP 891692 A JP891692 A JP 891692A JP 891692 A JP891692 A JP 891692A JP H05197406 A JPH05197406 A JP H05197406A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- memory
- memories
- data
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 Ｉ／Ｏの数や処理ステップが多くなっても処
理が複雑にならず、処理速度を低下させない。 【構成】 マイコン２１とメモリ２２，２３を有するプ
ログラマブルコントローラ２５と、マイコン２６とメモ
リ２７，２８を有するプログラマブルコントローラ３０
とによって制御される複数の入出力手段４０を備えた。
理が複雑にならず、処理速度を低下させない。 【構成】 マイコン２１とメモリ２２，２３を有するプ
ログラマブルコントローラ２５と、マイコン２６とメモ
リ２７，２８を有するプログラマブルコントローラ３０
とによって制御される複数の入出力手段４０を備えた。
Description
【０００１】
【産業上の利用分野】本発明は産業用に用いられる自動
機械等の制御装置に関する。
機械等の制御装置に関する。
【０００２】
【従来の技術】以下に従来の自動機械等の制御装置につ
いて説明する。
いて説明する。
【０００３】図３は従来の制御装置のブロック図であ
る。図３において、１はマイクロコンピュータ（以下、
単にマイコンという）、２はマイコン１を直接動かす命
令の入ったメモリ、３はマイコン１が入出力データの処
理を行うためのデータを記憶するメモリ、４はマイコン
１の信号から後述のバス６を制御する信号を作るバスイ
ンターフェイス、５はマイコン１、メモリ２、メモリ
３、バスインターフェイス４とからなるプログラマブル
コントローラ（以下、ＰＣという）、６はＰＣ５や入出
力手段（以下Ｉ／Ｏという）が接続されデータがやりと
りされるバス、７，９はバス６の信号から入力データを
バス６にのせる入力バスインターフェイス、８，１０は
スイッチやセンサーに接続される入力バッファ、１１，
１３はバス６の信号によってＰＣ５からのデータを出力
する出力バスインターフェイス、１２，１４はリレーや
バルブなどの制御機器を動作させる出力バッファ、１５
はＩ／Ｏである。
る。図３において、１はマイクロコンピュータ（以下、
単にマイコンという）、２はマイコン１を直接動かす命
令の入ったメモリ、３はマイコン１が入出力データの処
理を行うためのデータを記憶するメモリ、４はマイコン
１の信号から後述のバス６を制御する信号を作るバスイ
ンターフェイス、５はマイコン１、メモリ２、メモリ
３、バスインターフェイス４とからなるプログラマブル
コントローラ（以下、ＰＣという）、６はＰＣ５や入出
力手段（以下Ｉ／Ｏという）が接続されデータがやりと
りされるバス、７，９はバス６の信号から入力データを
バス６にのせる入力バスインターフェイス、８，１０は
スイッチやセンサーに接続される入力バッファ、１１，
１３はバス６の信号によってＰＣ５からのデータを出力
する出力バスインターフェイス、１２，１４はリレーや
バルブなどの制御機器を動作させる出力バッファ、１５
はＩ／Ｏである。
【０００４】以上のように構成された制御装置につい
て、以下にその動作を説明する。図４は制御装置の動作
を説明するフローチャートである。
て、以下にその動作を説明する。図４は制御装置の動作
を説明するフローチャートである。
【０００５】マイコン１はメモリ１の内容に従い図４に
示す流れで処理を行う。まずステップ１で入力バッファ
８，１０のデータをバス６を通して読み込む。次にステ
ップ２でメモリ３の内容を順次読み出し、ステップ３で
入力データをメモリ３の内容に基づき処理する。次にス
テップ４で処理結果をメモリ３や出力バッファ１２，１
４に出力し、再びステップ１に戻って処理を行う。
示す流れで処理を行う。まずステップ１で入力バッファ
８，１０のデータをバス６を通して読み込む。次にステ
ップ２でメモリ３の内容を順次読み出し、ステップ３で
入力データをメモリ３の内容に基づき処理する。次にス
テップ４で処理結果をメモリ３や出力バッファ１２，１
４に出力し、再びステップ１に戻って処理を行う。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、Ｉ／Ｏの数が増えるに従いメモリ３に前
もって記憶させておく処理が複雑になり、またメモリの
制限からＩ／Ｏの数や処理ステップ数が限られ、さらに
処理ステップ数が長くなるほど処理速度が低下するとい
う課題を有していた。
来の構成では、Ｉ／Ｏの数が増えるに従いメモリ３に前
もって記憶させておく処理が複雑になり、またメモリの
制限からＩ／Ｏの数や処理ステップ数が限られ、さらに
処理ステップ数が長くなるほど処理速度が低下するとい
う課題を有していた。
【０００７】本発明は上記従来の課題を解決するもの
で、Ｉ／Ｏの数や処理ステップが多くなっても処理が複
雑にならず、処理速度も低下しない制御装置を提供する
ことを目的とする。
で、Ｉ／Ｏの数や処理ステップが多くなっても処理が複
雑にならず、処理速度も低下しない制御装置を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の制御装置は、ＰＣを複数個備えた構成を有し
ている。
に本発明の制御装置は、ＰＣを複数個備えた構成を有し
ている。
【０００９】
【作用】この構成によって、データの処理をそれぞれの
ＰＣに分散させることによりＩ／Ｏの数や処理ステップ
が多くなっても処理が複雑にならず、処理速度も低下し
ない。
ＰＣに分散させることによりＩ／Ｏの数や処理ステップ
が多くなっても処理が複雑にならず、処理速度も低下し
ない。
【００１０】
【実施例】以下本発明の第１の実施例について、図面を
参照しながら説明する。
参照しながら説明する。
【００１１】図１は本発明の第１の実施例における制御
装置のブロック図である。図１において、２１，２６は
マイコン、２２，２３，２７，２８はメモリ、２４，２
９はバスインターフェイス、２５，３０はＰＣ、３１は
バス、３２，３４は入力バスインターフェイス、３３，
３５は入力バッファ、３６，３８は出力バスインターフ
ェイス、３７，３９は出力バッファ、４０はＩ／Ｏであ
り、基本的には図３の従来例の構成要素と同じものであ
る。但し、バスインターフェイス２４，２９はそれぞれ
のマイコン２１とマイコン２６とが同時にバス３１を使
用するのを調停する。
装置のブロック図である。図１において、２１，２６は
マイコン、２２，２３，２７，２８はメモリ、２４，２
９はバスインターフェイス、２５，３０はＰＣ、３１は
バス、３２，３４は入力バスインターフェイス、３３，
３５は入力バッファ、３６，３８は出力バスインターフ
ェイス、３７，３９は出力バッファ、４０はＩ／Ｏであ
り、基本的には図３の従来例の構成要素と同じものであ
る。但し、バスインターフェイス２４，２９はそれぞれ
のマイコン２１とマイコン２６とが同時にバス３１を使
用するのを調停する。
【００１２】以上のように構成された制御装置につい
て、以下にその動作について説明する。
て、以下にその動作について説明する。
【００１３】マイコン２１とメモリ２２およびマイコン
２６とメモリ２７のセットはともに図４に示す流れで並
列処理を行う。まずステップ１で入力バッファ３３，３
５のデータをバス３１を通して読み込む。ステップ２で
メモリ２３，２８の内容を順次読み出しステップ３で入
力データをメモリ２３，２８の内容に基づき処理を行
う。ステップ４で処理結果をメモリ２３，２８や出力バ
ッファ３７，３９に出力し、再びステップ１に戻って処
理を行う。
２６とメモリ２７のセットはともに図４に示す流れで並
列処理を行う。まずステップ１で入力バッファ３３，３
５のデータをバス３１を通して読み込む。ステップ２で
メモリ２３，２８の内容を順次読み出しステップ３で入
力データをメモリ２３，２８の内容に基づき処理を行
う。ステップ４で処理結果をメモリ２３，２８や出力バ
ッファ３７，３９に出力し、再びステップ１に戻って処
理を行う。
【００１４】以上のように第１の実施例によれば、従来
１個のＰＣで行っていた処理を複数個のＰＣ２５，３０
に分散して処理させることにより、メモリに制限されず
にＩ／Ｏや処理プログラムを組むことができ、また処理
速度の低下を防ぐことができる。
１個のＰＣで行っていた処理を複数個のＰＣ２５，３０
に分散して処理させることにより、メモリに制限されず
にＩ／Ｏや処理プログラムを組むことができ、また処理
速度の低下を防ぐことができる。
【００１５】次に本発明の第２の実施例について、図面
を参照しながら説明する。図２は本発明の第２の実施例
における制御装置のブロック図である。図２において、
４１，４２はＰＣ、４３はバス、４６，４８は入力バス
インターフェイス、４７，４９は入力バッファ、５０，
５２は出力バスインターフェイス、５１，５３は出力バ
ッファであり、これらは図１に示す第１の実施例の構成
と同じであり、同じ動作を行う。４４はＰＣ４１，４２
のマイコンから読み出し、書き込み可能な共通メモリ、
４５は共通メモリ４４への読み出しや書き込みを制御す
る共通メモリインターフェイスである。ＰＣ４１とＰＣ
４２の間のデータのやり取りは共通メモリ４５を介して
行われる。
を参照しながら説明する。図２は本発明の第２の実施例
における制御装置のブロック図である。図２において、
４１，４２はＰＣ、４３はバス、４６，４８は入力バス
インターフェイス、４７，４９は入力バッファ、５０，
５２は出力バスインターフェイス、５１，５３は出力バ
ッファであり、これらは図１に示す第１の実施例の構成
と同じであり、同じ動作を行う。４４はＰＣ４１，４２
のマイコンから読み出し、書き込み可能な共通メモリ、
４５は共通メモリ４４への読み出しや書き込みを制御す
る共通メモリインターフェイスである。ＰＣ４１とＰＣ
４２の間のデータのやり取りは共通メモリ４５を介して
行われる。
【００１６】以上のように第２の実施例によれば、従来
１個のＰＣで行っていた処理を複数個のＰＣ４１，４２
に分散して処理させることによりメモリに制限されずに
Ｉ／Ｏや処理プログラムを組むことができるだけでな
く、共通の処理をどちらか一方のＰＣ４１または４２で
行わせることによりさらに効率よく処理プログラムを組
むことができ、また処理速度の低下を防ぐことができ
る。
１個のＰＣで行っていた処理を複数個のＰＣ４１，４２
に分散して処理させることによりメモリに制限されずに
Ｉ／Ｏや処理プログラムを組むことができるだけでな
く、共通の処理をどちらか一方のＰＣ４１または４２で
行わせることによりさらに効率よく処理プログラムを組
むことができ、また処理速度の低下を防ぐことができ
る。
【００１７】
【発明の効果】以上のように本発明によれば、複数個の
ＰＣを備えることによりメモリを制限されずにＩ／Ｏや
処理プログラムを組むことができ、処理速度の低下を防
ぐことができ、複数個の共通メモリを付設することによ
りさらに効率く処理プログラムを組むことができる。
ＰＣを備えることによりメモリを制限されずにＩ／Ｏや
処理プログラムを組むことができ、処理速度の低下を防
ぐことができ、複数個の共通メモリを付設することによ
りさらに効率く処理プログラムを組むことができる。
【図１】本発明の第１の実施例における自動機械等の制
御装置のブロック図
御装置のブロック図
【図２】本発明の第２の実施例における自動機械等の制
御装置のブロック図
御装置のブロック図
【図３】従来の自動機械等の制御装置のブロック図
【図４】自動機械等の制御装置の動作を説明するフロー
チャート
チャート
２１ マイコン ２２ メモリ（記憶手段） ２３ メモリ（記憶手段） ２５ プログラマブルコントローラ ２６ マイコン ２７ メモリ（記憶手段） ２８ メモリ（記憶手段） ３０ プログラマブルコントローラ ４０ 入出力手段
Claims (2)
- 【請求項１】マイクロコンピュータと記憶手段とを有す
る複数のプログラマブルコントローラと、前記複数のプ
ログラマブルコントローラによって制御される複数の入
出力手段とを備えた自動機械等の制御装置。 - 【請求項２】複数のプログラマブルコントローラによる
読み出し、書き込みが可能な共通記憶手段を備えた請求
項１記載の自動機械等の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP891692A JPH05197406A (ja) | 1992-01-22 | 1992-01-22 | 自動機械等の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP891692A JPH05197406A (ja) | 1992-01-22 | 1992-01-22 | 自動機械等の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05197406A true JPH05197406A (ja) | 1993-08-06 |
Family
ID=11705986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP891692A Pending JPH05197406A (ja) | 1992-01-22 | 1992-01-22 | 自動機械等の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05197406A (ja) |
-
1992
- 1992-01-22 JP JP891692A patent/JPH05197406A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPS5960658A (ja) | 論理機能を備えた半導体記憶装置 | |
| US6629165B1 (en) | Programmable controller including intelligent module | |
| US4592010A (en) | Memory-programmable controller | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH05197406A (ja) | 自動機械等の制御装置 | |
| JP3020776B2 (ja) | プロセス計装システム | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JP2962431B2 (ja) | プログラマブルコントローラ | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH0927042A (ja) | グラフィックプロセッサ | |
| JPH05250332A (ja) | 電子機器 | |
| JPH04184525A (ja) | 磁気ディスク装置 | |
| JPH05257698A (ja) | 電子計算機 | |
| JPH03220683A (ja) | マイクロコンピュータ | |
| JP2002244857A (ja) | 制御装置 | |
| JPH01266651A (ja) | 半導体メモリ装置 | |
| JPH06301632A (ja) | Ｄｍａ制御装置および制御方法 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPH03147046A (ja) | データ処理装置 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPH01209563A (ja) | プロセッサ間通信方式 | |
| JPH0433057B2 (ja) | ||
| JPH0713922A (ja) | データ伝送システム |