JPH077531A - 通信手順制御装置 - Google Patents
通信手順制御装置Info
- Publication number
- JPH077531A JPH077531A JP4180216A JP18021692A JPH077531A JP H077531 A JPH077531 A JP H077531A JP 4180216 A JP4180216 A JP 4180216A JP 18021692 A JP18021692 A JP 18021692A JP H077531 A JPH077531 A JP H077531A
- Authority
- JP
- Japan
- Prior art keywords
- data
- received
- processor
- reception
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】フレーム異常検出時、異常フレームが終結する
までの間に受信した不要な受信データを、専用のハード
ウェアで読み出して捨てることにより、プロセッサの負
荷を軽減する。 【構成】プロセッサ３からの指示により、受信バッファ
２から受信データを読み出し、その受信データを読出
し、その受信データをどこにも書込まずに捨ててしまう
制御を受信フレームが終結するまで実行し続ける読出し
制御部６を設ける。これにより、プロセッサ３は、異常
フレーム検出時に読出し制御部６に起動指示を与えるだ
けで異常フレームの読み捨てが可能となり、プロセッサ
３の処理能力が低下することがなくなる。
までの間に受信した不要な受信データを、専用のハード
ウェアで読み出して捨てることにより、プロセッサの負
荷を軽減する。 【構成】プロセッサ３からの指示により、受信バッファ
２から受信データを読み出し、その受信データを読出
し、その受信データをどこにも書込まずに捨ててしまう
制御を受信フレームが終結するまで実行し続ける読出し
制御部６を設ける。これにより、プロセッサ３は、異常
フレーム検出時に読出し制御部６に起動指示を与えるだ
けで異常フレームの読み捨てが可能となり、プロセッサ
３の処理能力が低下することがなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、通信手順制御装置に関
し、特にデータ通信のレイヤ２手順制御を行う通信手順
制御装置に関する。
し、特にデータ通信のレイヤ２手順制御を行う通信手順
制御装置に関する。
【０００２】
【従来の技術】従来の通信手順制御装置は、図２に示す
ようにデータ通信のレイヤ１制御を行う回線制御部１
と、回線制御部１で受信した受信データを受信した順序
をくずさずに記憶し、受信した順序のまま出力する受信
バッファ２と、受信バッファ２から受信データを読み出
し、レイヤ２プロトコル処理を行うプロセッサ部３と、
回線から受信したデータの格納を行うメインメモリ４
と、プロセッサ部３からの指示に従って受信バッファ２
から受信データを読み出しメインメモリ４へ書込む制御
を行うＤＭＡ制御部５を有している。
ようにデータ通信のレイヤ１制御を行う回線制御部１
と、回線制御部１で受信した受信データを受信した順序
をくずさずに記憶し、受信した順序のまま出力する受信
バッファ２と、受信バッファ２から受信データを読み出
し、レイヤ２プロトコル処理を行うプロセッサ部３と、
回線から受信したデータの格納を行うメインメモリ４
と、プロセッサ部３からの指示に従って受信バッファ２
から受信データを読み出しメインメモリ４へ書込む制御
を行うＤＭＡ制御部５を有している。
【０００３】
【発明が解決しようとする課題】通信制御装置が回線か
ら受信したフレームの異常をフレームの先頭あるいは中
間で検出した時、フレームはまだ終結していないので、
回線からは引き続きフレームデータが入力される。この
時、回線制御部１は受信したデータを受信バッファ２に
書き込むが、受信バッファ２は受信データの順序を保持
するために、まだ読み出されていないエリアにデータを
書き込むことができない構造となっている。そのため、
フレーム異常検出後も受信バッファ２から受信データを
読み出さなければ、回線制御部１が受信バッファ２に受
信データを書き込むことができず、いわゆるオーバラン
エラーが発生する。これを防ぐために従来の通信制御装
置では、プロセッサ３が受信バッファ２から受信データ
を読出す方式か、メインメモリ４上に異常フレーム読出
し専用エリアを設け、ＤＭＡ制御部５が受信バッファ２
から受信データを読出し、メインメモリ４上の専用エリ
アに書き込む方式とをとっていた。前者の方式の場合、
１オクテット受信するごとにプロセッサ３が受信バッフ
ァ２から読出しを行うので、回線速度が速い時はプロセ
ッサ３がひんぱんに読出しを行う必要があり、プロセッ
サ３が本来のレイヤ２処理ができなくなる問題があっ
た。また、後者の方式の場合は、メインメモリ上に専用
エリアを設ける必要があり、メモリ使用効率が悪くなる
ことと、専用エリアより長いフレームを受信した時は、
専用エリアの最後まで書込み終るごとにプロセッサ３が
ＤＭＡ制御５を設定しなおし、再び専用エリアの先頭か
ら書込みが開始されるようにする必要があり、プロセッ
サ３を処理能力が低下するという問題があった。
ら受信したフレームの異常をフレームの先頭あるいは中
間で検出した時、フレームはまだ終結していないので、
回線からは引き続きフレームデータが入力される。この
時、回線制御部１は受信したデータを受信バッファ２に
書き込むが、受信バッファ２は受信データの順序を保持
するために、まだ読み出されていないエリアにデータを
書き込むことができない構造となっている。そのため、
フレーム異常検出後も受信バッファ２から受信データを
読み出さなければ、回線制御部１が受信バッファ２に受
信データを書き込むことができず、いわゆるオーバラン
エラーが発生する。これを防ぐために従来の通信制御装
置では、プロセッサ３が受信バッファ２から受信データ
を読出す方式か、メインメモリ４上に異常フレーム読出
し専用エリアを設け、ＤＭＡ制御部５が受信バッファ２
から受信データを読出し、メインメモリ４上の専用エリ
アに書き込む方式とをとっていた。前者の方式の場合、
１オクテット受信するごとにプロセッサ３が受信バッフ
ァ２から読出しを行うので、回線速度が速い時はプロセ
ッサ３がひんぱんに読出しを行う必要があり、プロセッ
サ３が本来のレイヤ２処理ができなくなる問題があっ
た。また、後者の方式の場合は、メインメモリ上に専用
エリアを設ける必要があり、メモリ使用効率が悪くなる
ことと、専用エリアより長いフレームを受信した時は、
専用エリアの最後まで書込み終るごとにプロセッサ３が
ＤＭＡ制御５を設定しなおし、再び専用エリアの先頭か
ら書込みが開始されるようにする必要があり、プロセッ
サ３を処理能力が低下するという問題があった。
【０００４】
【課題を解決するための手段】本発明の通信手順装置
は、データ通信のレイヤ１制御を行う回線制御部と、こ
の回線制御部で受信した受信データを受信した順序をく
ずさずに記憶し、受信した順序のまま出力する受信バッ
ファと、この受信バッファから受信データを読み出しレ
イヤ２プロトコル処理を行うプロセッサ部と、回線から
受信したデータを格納するメインメモリと、前記プロセ
ッサ部からの指示に従って前記受信バッファから受信デ
ータを読み出し前記メインメモリへ書き込む制御を行う
ＤＭＡ制御部と、前記プロセッサ部からの指示に従って
前記受信バッファから受信データを読み出し、その受信
データをどこにも書き込まずに捨ててしまう制御を受信
フレームが終結するまで行う読出し制御部とを備えてい
る。
は、データ通信のレイヤ１制御を行う回線制御部と、こ
の回線制御部で受信した受信データを受信した順序をく
ずさずに記憶し、受信した順序のまま出力する受信バッ
ファと、この受信バッファから受信データを読み出しレ
イヤ２プロトコル処理を行うプロセッサ部と、回線から
受信したデータを格納するメインメモリと、前記プロセ
ッサ部からの指示に従って前記受信バッファから受信デ
ータを読み出し前記メインメモリへ書き込む制御を行う
ＤＭＡ制御部と、前記プロセッサ部からの指示に従って
前記受信バッファから受信データを読み出し、その受信
データをどこにも書き込まずに捨ててしまう制御を受信
フレームが終結するまで行う読出し制御部とを備えてい
る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
る。回線制御部１は回線から入力されたデータのレイヤ
１処理を行いレイヤ２の受信データを抽出して受信バッ
ファ２に書き込む。受信バッファ２は受信データの順序
をくずさずに記憶しておく部分で、通常ファースト・イ
ン・ファーストアウト・メモリで構成される。プロセッ
サ３は、受信バッファ２から受信フレームのフレーム種
別等のレイヤ２制御情報を読み出し、受信フレームがデ
ータフレームであったときはデータをメインメモリ４に
転送するためにＤＭＡ制御部５に対してメインメモリ４
上の転送エリアのアドレスと転送するオクテット数とを
与えて転送開始を指示する。ＤＭＡ制御部５は、プロセ
ッサ３からの指示に従って受信バッファ２からデータを
読み出し、指示されたメインメモリ４上のアドレスヘデ
ータを書き込む処理を指示されたオクテット数分行う。
また、ＤＭＡ制御部５は、指示されたオクテット数分の
転送が終了しなくてなくても、フレームが終結したこと
を回線制御部１から通知されると転送を終了する。
る。回線制御部１は回線から入力されたデータのレイヤ
１処理を行いレイヤ２の受信データを抽出して受信バッ
ファ２に書き込む。受信バッファ２は受信データの順序
をくずさずに記憶しておく部分で、通常ファースト・イ
ン・ファーストアウト・メモリで構成される。プロセッ
サ３は、受信バッファ２から受信フレームのフレーム種
別等のレイヤ２制御情報を読み出し、受信フレームがデ
ータフレームであったときはデータをメインメモリ４に
転送するためにＤＭＡ制御部５に対してメインメモリ４
上の転送エリアのアドレスと転送するオクテット数とを
与えて転送開始を指示する。ＤＭＡ制御部５は、プロセ
ッサ３からの指示に従って受信バッファ２からデータを
読み出し、指示されたメインメモリ４上のアドレスヘデ
ータを書き込む処理を指示されたオクテット数分行う。
また、ＤＭＡ制御部５は、指示されたオクテット数分の
転送が終了しなくてなくても、フレームが終結したこと
を回線制御部１から通知されると転送を終了する。
【０００７】プロセッサ３が受信バッファ２から読み出
したレイヤ２制御情報中に異常を検出した時点でフレー
ムが終結していずまだ受信が続いている場合、受信バッ
ファ２からデータを読み出して捨てる処理が必要とな
る。このようなときプロセッサ３は、読出し制御部６に
読出し指示を与える。読出し制御部６ではプロッサ３か
ら読出し指示を受けると、回線制御部１からフレームの
終結を通知されるまで受信バッファ２からデータを読み
出し、読み出したデータをどこにも書き込まずに捨てる
処理を実行しつづける。
したレイヤ２制御情報中に異常を検出した時点でフレー
ムが終結していずまだ受信が続いている場合、受信バッ
ファ２からデータを読み出して捨てる処理が必要とな
る。このようなときプロセッサ３は、読出し制御部６に
読出し指示を与える。読出し制御部６ではプロッサ３か
ら読出し指示を受けると、回線制御部１からフレームの
終結を通知されるまで受信バッファ２からデータを読み
出し、読み出したデータをどこにも書き込まずに捨てる
処理を実行しつづける。
【０００８】
【発明の効果】以上説明したように本発明は、受信バッ
ファから受信データの読み出しのみを行う読出し制御部
を備え、フレームの異常を検出後、フレームが終結する
までの間に受信バッファに書き込まれた受信データを読
出す処理をこの読出し制御部が行うので、プロセッサの
処理能力が低下することなく、メインメモリ上に異常フ
レーム読出し専用のエリアが不要となるという効果を有
する。
ファから受信データの読み出しのみを行う読出し制御部
を備え、フレームの異常を検出後、フレームが終結する
までの間に受信バッファに書き込まれた受信データを読
出す処理をこの読出し制御部が行うので、プロセッサの
処理能力が低下することなく、メインメモリ上に異常フ
レーム読出し専用のエリアが不要となるという効果を有
する。
【図１】本発明の一実施例のブロック図である。
【図２】従来技術例のブロック図である。
１ 回線制御部 ２ 受信バッファ ３ プロセッサ ４ メインメモリ ５ ＤＡＭ制御部 ６ 読出し制御部
Claims (1)
- 【請求項１】 データ通信のレイヤ１制御を行う回線制
御部と、この回線制御部で受信した受信データを受信し
た順序をくずさずに記憶し、受信した順序のまま出力す
る受信バッファと、この受信バッファから受信データを
読み出しレイヤ２プロトコル処理を行うプロセッサ部
と、回線から受信したデータを格納するメインメモリ
と、前記プロセッサ部からの指示に従って前記受信バッ
ファから受信データを読み出し前記メインメモリへ書き
込む制御を行うＤＭＡ制御部と、前記プロセッサ部から
の指示に従って前記受信バッファから受信データを読み
出し、その受信データをどこにも書き込まずに捨ててし
まう制御を受信フレームが終結するまで行う読出し制御
部とを備えることを特徴とする通信手順制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180216A JPH077531A (ja) | 1992-07-08 | 1992-07-08 | 通信手順制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4180216A JPH077531A (ja) | 1992-07-08 | 1992-07-08 | 通信手順制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077531A true JPH077531A (ja) | 1995-01-10 |
Family
ID=16079436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4180216A Withdrawn JPH077531A (ja) | 1992-07-08 | 1992-07-08 | 通信手順制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268159A (ja) * | 2000-01-19 | 2001-09-28 | Wiznot Corp | Ｔｃｐ／ｉｐをハードウェア的に処理する装置及びその動作方法 |
| JP2011145770A (ja) * | 2010-01-12 | 2011-07-28 | Nec Access Technica Ltd | ビデオフレームｄｍａ制御システム |
-
1992
- 1992-07-08 JP JP4180216A patent/JPH077531A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268159A (ja) * | 2000-01-19 | 2001-09-28 | Wiznot Corp | Ｔｃｐ／ｉｐをハードウェア的に処理する装置及びその動作方法 |
| JP2011145770A (ja) * | 2010-01-12 | 2011-07-28 | Nec Access Technica Ltd | ビデオフレームｄｍａ制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01277928A (ja) | 印刷装置 | |
| JPH077531A (ja) | 通信手順制御装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JP3574181B2 (ja) | データ処理装置 | |
| JPH0198017A (ja) | プリンタ制御装置 | |
| JP3183959B2 (ja) | データ引き上げ方法 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP3233073B2 (ja) | ディスクアクセス方式 | |
| JP2524673B2 (ja) | 直接メモリアクセス装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JP2830239B2 (ja) | 入力表示制御装置 | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JPH0223455A (ja) | インターフェイス装置 | |
| JPH10164128A (ja) | 通信処理装置 | |
| JPH06161944A (ja) | Ｄｍａ制御装置 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH05204829A (ja) | データ転送装置 | |
| JPH0564820B2 (ja) | ||
| JPS6119145B2 (ja) | ||
| JPS63196135A (ja) | 高速受信処理方式 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPH02238763A (ja) | 制御装置 | |
| JPH05189357A (ja) | デ−タチェイニング制御方法および装置 | |
| JPH0713921A (ja) | Ｄｍａコントローラ装置 | |
| JPH0619817A (ja) | 通信プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |