CN1076839C - 数据处理装置 - Google Patents
数据处理装置 Download PDFInfo
- Publication number
- CN1076839C CN1076839C CN96102601A CN96102601A CN1076839C CN 1076839 C CN1076839 C CN 1076839C CN 96102601 A CN96102601 A CN 96102601A CN 96102601 A CN96102601 A CN 96102601A CN 1076839 C CN1076839 C CN 1076839C
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- pattern
- calculation processor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
数据处理装置,具有两种处理模式,其一是透过演算处理器对存贮器指定地址,把来自输入端口的数据直接写入存贮器所指定的地址,同时也将该数据传送到演算处理器,其二则是将来自输入端口的数据输入演算处理器,并由该演算处理器对存贮器指定地址,仅在演算处理器与存贮器之间进行数据的输出入,透过输入端口由外部输入的数据被保存在存贮器内,然后单独地或与先前被存入的其他数据,经过演算处理器处理后,透过输出端口对外输出。
Description
本发明有关一种数据处理装置,尤其指有关具有两种模式的数据处理装置。
按熟知的数据传送方式,是在具备输出/输入端口及DSP(数字信号处理器)、CPU等所组成的演算处理器及存贮器的数据处理装置上,于输出/输入端口与存贮器之间直接进行数据的输出入。如果采用这种方式,熟知从输入端口将数据写入存贮器时,须先将数据传送至演算器,之后再将该数据写入存贮器的动作,可以在一个步骤内完成。因此如果进行连续性读写数据时,其处理过程则可显现高速化。但前述的数据传送方式是由演算处理器指示存贮器的地址,然后将来自输入端口的数据直接写入该地址。而在数据输入后,如果要进行平常的演算处理器与存贮器间的数据输出入,则必须设置一控制信号,以便切换输出入端口与存贮器间可以直接存取的状态,及单就演算处理器对存贮器进行存取的输出入动作。因此当上述两模式须频繁切换时,该控制信号所需的步骤及处理时间必然会增长,反而无法达到高速处理的目的。尤其是在影像扫描器上作影像数据的输入时,数据是逐次地、连续地从外部输入,如果将其在存贮器与演算处理器间先处理,再输出到下面的处理装置的话,前述的问题将会定期性的发生,因此,若想采用前述的数据传送方式,以有效地进行数据处理,事实上是有困难的。
有鉴于此,本发明的目的是为了解决现有技术中的上述问题,而提供一种数据处理装置,可以直接把来自输入端口的数据写入存贮器的第一种模式,与在演算处理器与存贮器之间能进行数据输出入,并把来自输入端口的数据透过演算处理器写入存贮器的第二种模式之间,能既简易而又快速地相互切换。
本发明所提供的一种数据处理装置,其具有两种处理模式。第一种模式是透过演算处理器对存贮器指定地址,然后把来自输入端口的数据直接写入存贮器所指定的地址,同时也将该数据传送到前述的演算处理器。第二种模式则是将来自输入端口的数据输入演算处理器,并由该演算处理器对存贮器指定地址,仅在演算处理器与存贮器之间即进行数据的输出入。透过输入端口而由外部输入的数据被保存在存贮器内,然后单独地或与先前被保存在存贮器内的其他数据,经过演算处理器处理后,透过输出端口对外输出。此数据处理装置的控制手段,为透过输出端口对外输出数据,及指定存贮器的特定地址,以读取或写入数据等动作后不久的状态被设为第一种模式,而在第一种模式下输入数据后不久,该数据处理器则可被设定在前述的第二种模式。
如此便可在进行数据输入之前,先行检测出应该被处理的状态,即第一种模式是把来自输入端口的数据直接写入存贮器,第二种模式是在演算处理器与存贮器之间进行数据的输出入。而根据检测出的结果,在不经过演算处理器的情形下,利用专用回路来控制切换。因此就不会增加演算处理器的作业程序,而能适当又正确地切换这两种模式。又因为能强制性地依据演算处理器的指示切换成第二种模式;意即来自输入端口的数据透过演算处理器输入存贮器,在演算处理器与存贮器之间能进行数据的输出入的状态,作业的开始/终了或者发生中断、错误等状况时,处理上也十分容易。
以下结合实施例及参考附图更具体地说明本发明。
附图简要说明
图1是显示本发明所适用的影像扫描器的数据处理装置的构造回路方框图;
图2是显示图1的存贮器3的构造;
图3是显示在图1的数据处理装置下的数据处理流程图。
图1是本发明所适用的影像扫描器用的数据补正处理装置回路的方框图。输入端口1上接续着总线B,此总线上则连接着作为演算处理器的DSP2、存贮器3及输出端口4。此外,DSP2与存贮器3之间设有控制回路5,可以检测出由DSP2所作的处理,同时也依据该检测结果,控制输入端口1及输出端口4。而DSP2及存贮器3上亦连接着地址解码器6。另外,符号7则是切换开关,能依据DSP2的指示,选择切换下列两种状态的需要条件。
图2是有关存贮器3的模式构成图。此存贮器3被分割成存贮空间3a和存贮空间3b,特别是其上方的地址保有作为控制输入端口及输出端口的地址空间3c及3d。
如图3所示,前述的数据处理装置可以拥用两种状态。首先,如图3(a)所显示乃第二种模式,即在DSP2与存贮器3间可以作数据的输出入,同时由输入端口1输入的数据输进DSP2,而且视需要被写入存贮器。另,图3(b)所显示为第一种模式,由输入端口1输入的数据被同时输进DSP2与存贮器3,无须透过DSP2,即可直接将数据写入存贮器3。而第一种模式下由输入端口1所输入的数据则写入存储器3的存储空间3b内。
以下说明本实施范例的动作要领。首先是图3(a)所示的第二种模式下DSP2与存贮器3之间作数据的输出入,当处理完毕后,透过输出端口4对外输出处理后的数据时,预先将切换开关7接续到条件1之侧,意即图1的右则。然后,对存贮器3的输出地址3d作下面指示,利用存取且透过控制回路5,对输入端口1的OE端子设定第一种模式,即图3(b)的状态,而输入端口输入的数据则被写入存贮器3的存贮空间3b。完成此写入动作后,由控制回路5的触发器(flip-flop)回路的输出端子Q发出重置的信号,对输入端口1的OE端子指示重置成第二种模式,即图3(a)的状态。
另一方面,DSP2处理的结果并不输出到外部,而直接写入存贮器3的所定地址,就本实施范例中所指即是存贮器空间3a。在前述的第二种模式下对存贮器空间3a进行写入动作之前,切换开关7须接续在条件2之侧,即图1的左侧。因为是实际地对存贮器空间3a作写入,透过控制回路5对输入端口1的OE端子1指示设定为第一种模式,而由相同输入端口所输入的数据则另外被写入存贮器空间3b。又,如果完成对存贮器空间3b的写入动作,则重置成第二种模式。
其次,在第一种模式下,输入端口1所输入数据无须透过DSP2,可直接写入存贮器3的存贮器空间3b。而从输出端口4输出数据或将数据写入存贮器3的存贮空间3b后不久,即可设定为第一种模式,而当检测出写入动作完成后,即重置成第二种模式。因此,该数据处理装置无须接受DSP2的任何指示,即可适当又正确地作第一及第二种模式间的切换。
此外,DSP2也接续在控制回路5的触发器(flip-flop)回路的重置端子上,并且可以因应需要,即在影像数据的开始与终止读取时,或者中断读取等的情形下,强制性地由控制回路5的输出端子Q发出重置的信号,如此便可提高其处理效能。
以上说明所示,如果使用本发明的方法,可以检测出数据的处理模式,并因应该检测结果,使用不同于演算处理器的控制手段并轻易地切换第一、第二种模式。第一种模式直接把来自输入端口的数据写入存贮器,第二种模式则在演算处理器与存贮器之间进行数据的输出入,并将来自输入端口的数据透过演算处理器写入存贮器。有此构造的话,则不会增加演算处理器的负担,意即可在不增加处理步骤下快速地输入数据,同时因为可以如前述般轻易地切换第一、第二种模式,而明显地提高整体装置的处理性能,诚为一切产业界需求的新发明。
为此,本领域技术人员依据本发明所作出的各种修饰,皆不脱离本发明权利要求的保护范围。
Claims (3)
1.一种数据处理装置,具有两种处理模式,第一种模式是通过演算处理器对存贮器指定地址,然后把来自输入端口的数据直接写入存贮器所指定的地址,同时也将该数据传送到前述的演算处理器;第二种模式则是将来自输入端口的数据输入演算处理器,并由该演算处理器对存贮器指定地址,仅在演算处理器与存贮器之间进行数据的输出入;通过输入端口由外部输入的数据被保存在存贮器内,然后单独地或与先前被保存在存贮器内的其他数据,经过演算处理器处理后,通过输出端口对外输出,
其特征在于:所述数据处理装置的控制装置通过输出端口对外输出数据并指定存贮器的特定地址,可把读取或写入数据等操作后的状态设定为第一种模式,在第一种模式下输入数据后,该数据处理器则可被设定在前述的第二种模式。
2.如权利要求1所述的数据处理装置,其特征是,该输入端口所输入的数据是经由影像扫描器的摄像元件逐次输入的影像数据所构成,该数据处理装置通过输入端口输入影像数据,将其保存在存贮器内,接着把该数据或者与先前被保存在存贮器内的其他数据,一起经过演算处理器处理后,写回存贮器、或者通过输出端口对外输出,而且可以不断地重复以上操作。
3.如权利要求1或2所述的数据处理装置,其特征是,所述控制装置尤其可以根据演算处理器的指示,强制性地将该数据处理装置设定在第二种模式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96102601A CN1076839C (zh) | 1996-01-25 | 1996-01-25 | 数据处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96102601A CN1076839C (zh) | 1996-01-25 | 1996-01-25 | 数据处理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1155697A CN1155697A (zh) | 1997-07-30 |
CN1076839C true CN1076839C (zh) | 2001-12-26 |
Family
ID=5117624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96102601A Expired - Fee Related CN1076839C (zh) | 1996-01-25 | 1996-01-25 | 数据处理装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1076839C (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85103803A (zh) * | 1985-05-11 | 1986-11-05 | 数字设备公司 | 数据终端的信号路径控制电路 |
EP0328450A2 (en) * | 1988-02-08 | 1989-08-16 | Fujitsu Limited | Direct memory access controller |
-
1996
- 1996-01-25 CN CN96102601A patent/CN1076839C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85103803A (zh) * | 1985-05-11 | 1986-11-05 | 数字设备公司 | 数据终端的信号路径控制电路 |
EP0328450A2 (en) * | 1988-02-08 | 1989-08-16 | Fujitsu Limited | Direct memory access controller |
Also Published As
Publication number | Publication date |
---|---|
CN1155697A (zh) | 1997-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1076839C (zh) | 数据处理装置 | |
CN105068688B (zh) | 一种触摸屏的报点方法及其装置 | |
KR900006286B1 (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
EP0923010B1 (en) | Programmable controller | |
JPS6278609A (ja) | プラント監視画面切替装置 | |
KR100256559B1 (ko) | 전전자교환기에 있어서 아날로그가입자의 후크상태 체크장치 | |
JP3702161B2 (ja) | 制御システム及び制御装置並びにモニタ装置 | |
JP2817893B2 (ja) | 装置状態報告方式 | |
JPS6232795A (ja) | マルチプロセサ方式の交換機 | |
JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
JPH0612270A (ja) | テスト回路 | |
KR100827130B1 (ko) | 부호분할다중접속 모뎀을 위한 다중 레지스터 인터페이스장치 | |
JP3574181B2 (ja) | データ処理装置 | |
KR20030074866A (ko) | 배전 자동화용 개폐기기의 선로고장 제어장치 | |
JPS6113845A (ja) | 通信制御装置 | |
JP2000357125A (ja) | バッファメモリ制御方法及び制御装置 | |
JPS63123140A (ja) | 履歴情報記憶装置 | |
JPH0476598A (ja) | 表示制御装置 | |
JPH07311733A (ja) | Scsi制御装置 | |
JPH05250496A (ja) | 運用情報書き替え方式 | |
JPH01297753A (ja) | データ転送装置 | |
JPS6299849A (ja) | デ−タ変換装置 | |
JPH0215749A (ja) | 通信制御処理装置における回線制御情報設定方式 | |
JPH05249145A (ja) | ロジック・アナライザ | |
JPH02148093A (ja) | 表示制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |