JPS6232795A - マルチプロセサ方式の交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マルチプロセサ方式を採用した自動交換機ｌ
こおけるプログラムデータの蓄積方式（従来の技術） 従来、この種のマルチプロセサ方式の交換機では、プロ
グラムを蓄積するため、要求されたプログラムデータを
主記憶メモリから検索して読出す機能を有するキャッシ
ングプロセサを備え、主プロセサは上記キャッシングプ
ロセサに対してプログラムデータの読出しを要求し、プ
ログラムデータの読出しの待ち時間に他の処理を実行す
るマルチジョブ方式を併せて採用していた。

（発明が解決しようとする問題点） 上述した従来のプログラムデータ蓄積方式を採用したマ
ルチプロセサ方式の交換機は、電子計算機と組合せてシ
ステムを構成するには適しているが、処理に即時性が要
求され、且つ、ひとつのプログラムの動作時間が短いと
云う性質をもっているような交換機ｌこは適していない
。

このため、プログラムデータは各プロセサに常駐させて
おくのが一般的であり、特にマルチプロセサ方式を採用
した交換機においては、同一のプログラムデータを複数
のプロセサのすべてに常駐させなければならないと云う
欠点があった０ 本発明の目的は、回線容量を一定量の負荷に分割し、そ
の信号の処理を複数のローカルプロセサによって実行し
、ローカルプロセサからの要求にもとずいて複数の主プ
ロセサにより交換処理を実行するように構成し、処理に
必要なプログラムデータを複数の主プロセサから同時〔
こ読出すことが可能なプログラムデータメモリを備える
ことによって上記欠点を除去し、同一のプログラムデー
タを複数の主プロセサのすべてに常駐させる必要がない
ように構成したマルチプロセサ方式の交換機を提供する
ことにある。

（問題点を解決するための手段） 本発明ｌこよるマルチプロセサ方式の交換機は複数のロ
ーカルプロセサと、複数の主プロセサと、プログラムデ
ータメモリと、スイッチネットワークプロセサとを具備
し、各プロセサ間をバスにより接続して構成したことを
特徴とするものである。

複数のローカルプロセサは回線容量を一定量の負荷に分
割して信号の処理を実行し、回路の状態変化を検出する
とともに接続状態の遷移を上位プロセサに依頼するため
のものである。

複数の主プロセサは複数のローカルプロセサのひとつか
らの依頼にもとずいて、状態遷移に関連した一連のシー
ケンスにより交換処理動作を実行するためのものである
。

プログラムデータメモリは、複数の主プロセサから交換
処理動作に必要なプログラムデータを、同時に読出すこ
とができるように構成したものである。

スイッチネットワークプロセサは、複数の主プロセサの
ひとつから送出された指示にもとずいてスイッチを制御
するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明におけるマルチプロセサ方式の交換機
の一実施ｔｌＪを示すブロック図である。

第１図において、１はプログラムデータメモリ、２はオ
フィスデータメモリ、３１〜３３はそれぞれ主プロセサ
、４１．４２はそれぞれローカルプロセサ、５はスイッ
チネットワークプロセサ、６はスイッチネットワーク、
７はプロセサバスである。

第１図において、マルチプロセサ群の機能は以下のとお
りである。すなわち、ローカルプロセサ４１　、４２は
それぞれ、加入者回路、あるいはトランク回路などの状
態変化を検出し、それらの接続状態の遷移を上位プロセ
サである主プロセサ３１〜３３に依頼するように構成し
た負荷／機能分散形プロセサである。主プロセサ３１〜
３３はそれぞれ、ローカルプロセサ４１　、４２および
スイッチネットワークプロセサ５に対する上位プロセサ
であり、ローカルプロセサ４１または４２からの依頼に
もとすき、状態遷移の一連のシーケンス処理を実行する
ように構成した負荷分散形プロセサであり、常時、これ
らの主プロセサ３１〜３３は並列運転をしている。スイ
ッチネットワークプロセサ５は、主プロセサ３１〜３３
より送出された指示にもとすき、スイッチを制御するよ
うに構成した機能分散形プロセサである。これらノフロ
セサ３１〜３３　、４１　、４２は、プロセサバス７を
介して相互のプロセサ間でデータの伝達が可能な構成を
採用しである。

主プロセサ３１〜３３のプログラムデータは主プロセサ
自身と、プログラムデータメモリ１とに分割して蓄積さ
れている。

以下、上記プログラムの実行動作Ｅこつぃて説明する。

内線加入者が例えば、オフフックすることにより状態変
化が起ると、その状態変化が加入者制御回路（図示して
ない）によって検出される。

そこで、ローカルプロセサ４１、または４２は上記状態
変化情報をプロセサバス７を介して空いている主プロセ
サ、例えば主プロセサ３１へ転送する。主プロセサ３１
は受信した情報を分析し、動作すべきプログラムを決定
して、決定されたプログラムをプログラムデータメモリ
１より主プロセサ自身のメモリへ読出してきた後、この
プログラムを起動してローカルプロセサ４１　、４２、
およびスイッチネットワークプロセサ５に対して指示を
送出し、トランクの選択、およびスイッチの接続のよう
な状態遷移に関連した一連のシーケンス処理を実行する
。

プログラムデータメモリ１の内容は、複数の主プロセサ
３１〜３３から同時齋こ読出すことが可能であるため、
相互の主プロセサ間でプログラムデータを読出すための
待合せを行う必要がないことは勿論である。

また、ひとつのプログラムのデータ量が少ないために、
プログラムデータの読出しに費やされる時間も、処理の
即時性を損わない程度にすれば十分である。

（発明の効果） 以上説明したように本発明では、主プロセサ　　　　゛
のプログラムデータを分割し、ローカルプロセサより受
信したデータを分析するプログラムを主プロセサ自身に
蓄積し、状態遷移に関連した一連のシーケンス処理を実
行するプログラムデータをプログラムデータメモリに蓄
積することにより、膨大な主プロセサのプログラムデー
タをすべての主プロセサに常駐させる必要がなくなり、
且つ、交換処理サービスの増加に対してもプログラムデ
ータメモリを増設するだけで対応できると云う効果があ
る。

【図面の簡単な説明】

第１図は、本発明によるマルチプロセサ方式の交換機の
一実施例を示すブロック図である。 １・・・プログラムデータメモリ ２・・・オフィスデータメモリ ３１〜３３・・・主プロセサ　　４１　、４２・・・ロ
ーカルプロセサ　　５・・・スイッチネットワークプロ
セサ６・・・スイッチネットワーク ７・・・プロセサバス 特許出願人　　日本電気株式会社 代理人弁理士　井　ノ　ロ　　　　壽 才１図

Claims (1)

【特許請求の範囲】
1. 回線客量を一定量の負荷に分割して信号の処理を実行し
   、回路の状態変化を検出するとともに接続状態の遷移を
   上位プロセサに依頼するための複数のローカルプロセサ
   と、前記複数のローカルプロセサのひとつからの依頼に
   もとずいて、前記状態遷移に関連した一連のシーケンス
   により交換処理動作を実行するための複数の主プロセサ
   と、前記複数の主プロセサから前記交換処理動作に必要
   なプログラムデータを同時に読出すことができるプログ
   ラムデータメモリと、前記複数の主プロセサのひとつか
   ら送出された指示にもとずいてスイッチを制御するため
   のスイッチネットワークプロセサとを具備し、前記各プ
   ロセサ間をバスにより接続して構成したことを特徴とす
   るマルチプロセサ方式の交換機。