JPS5926158B2 - 過負荷制御方式 - Google Patents
過負荷制御方式Info
- Publication number
- JPS5926158B2 JPS5926158B2 JP11054278A JP11054278A JPS5926158B2 JP S5926158 B2 JPS5926158 B2 JP S5926158B2 JP 11054278 A JP11054278 A JP 11054278A JP 11054278 A JP11054278 A JP 11054278A JP S5926158 B2 JPS5926158 B2 JP S5926158B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- processor
- storage device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Description
【発明の詳細な説明】
本発明は複数の入出力処理プロセッサと内部処理プロセ
ッサとからなる機能分散形蓄積プログラム交換システム
における過負荷制御方式に関するものである。
ッサとからなる機能分散形蓄積プログラム交換システム
における過負荷制御方式に関するものである。
従来の蓄積プログラム制御交換システム（以後、交換シ
ステムと略す）においては１台のプロセッサで入出力処
理と内部処理を行なつていたために機能分散形の交換シ
ステムにおける過負荷制御は確立されていない現状であ
る。
ステムと略す）においては１台のプロセッサで入出力処
理と内部処理を行なつていたために機能分散形の交換シ
ステムにおける過負荷制御は確立されていない現状であ
る。
しかしながら交換システムの過負荷は周知の如く社会生
活一般に多大な影響を及ぼすため、過負荷を検出する技
術及び、過負荷時に安定サービスを提供する技術の確立
は機能分散形交換システムにとつても重大な課題である
。
活一般に多大な影響を及ぼすため、過負荷を検出する技
術及び、過負荷時に安定サービスを提供する技術の確立
は機能分散形交換システムにとつても重大な課題である
。
そこで、本発明の目的は過負荷を迅速かつ容易に検出で
き、さらに過負荷時にも安定したサービスを提供できる
交換システムを供給することにあり、複数の入出力プロ
セッサと回線の変化情報等を記憶する記憶装置と内部処
理プロセッサとからなる機能分散形蓄積プログラム制御
交換システムにおいて、前記内部処理プロセッサと前記
記憶装置間の情報転送制御を行なうインタフェース回路
を備え、前記入出力プロセッサは呼の回線変化情報を呼
の発生を示す情報とその他の要因となる情報とに分離し
て前記憶装置の特定エリアに書込み、前記内部処理プロ
セッサは前記インタフェース回路を介して前記記憶装置
の特定エリアを読み出し、呼の発生状況を監視するとと
もに、過負荷時には、前記インタフェース回路を介して
前記記憶装置に前記入出力プロセツサヘの制御情報を書
込み、前記入出力プロセッサの入出力処理を制御するこ
とを特徴とする。
き、さらに過負荷時にも安定したサービスを提供できる
交換システムを供給することにあり、複数の入出力プロ
セッサと回線の変化情報等を記憶する記憶装置と内部処
理プロセッサとからなる機能分散形蓄積プログラム制御
交換システムにおいて、前記内部処理プロセッサと前記
記憶装置間の情報転送制御を行なうインタフェース回路
を備え、前記入出力プロセッサは呼の回線変化情報を呼
の発生を示す情報とその他の要因となる情報とに分離し
て前記憶装置の特定エリアに書込み、前記内部処理プロ
セッサは前記インタフェース回路を介して前記記憶装置
の特定エリアを読み出し、呼の発生状況を監視するとと
もに、過負荷時には、前記インタフェース回路を介して
前記記憶装置に前記入出力プロセツサヘの制御情報を書
込み、前記入出力プロセッサの入出力処理を制御するこ
とを特徴とする。
以下、図面に従つて本発明を更に詳細に説明する。
第１図は本発明の一実施例であつて１は内部処理プロセ
ツサ、８は通話路系モジ早一ル、８１は通話ハイウエイ
、８２はデジタル信号装置、８３は時分割通話路、８４
は時分割通話路８３のタイムスロツト開閉制御を行う保
持メモリ、８５は入出力プロセツサ、８６は主記憶装置
、８７は内部処理プロセツサ１と主記憶装置８６間の情
報転送制御を行うインタフエイス回路、８８はネーム一
致やデータチエツクを行う信号受信分配装置である。
ツサ、８は通話路系モジ早一ル、８１は通話ハイウエイ
、８２はデジタル信号装置、８３は時分割通話路、８４
は時分割通話路８３のタイムスロツト開閉制御を行う保
持メモリ、８５は入出力プロセツサ、８６は主記憶装置
、８７は内部処理プロセツサ１と主記憶装置８６間の情
報転送制御を行うインタフエイス回路、８８はネーム一
致やデータチエツクを行う信号受信分配装置である。
ここで、通話ハイウエイの信号のうち、特定のチヤンネ
ルには制御信号（回線の状態信号）が乗せられており、
デジタル信号装置８２は、この特定のチヤンネルを引さ
込んで、図示せざるが内蔵するメモリに各回線対応に、
この制御情報を蓄積する。
ルには制御信号（回線の状態信号）が乗せられており、
デジタル信号装置８２は、この特定のチヤンネルを引さ
込んで、図示せざるが内蔵するメモリに各回線対応に、
この制御情報を蓄積する。
入出力プロセツサ８５は、このデジタル信号装置８２よ
り蓄積された制御情報を走査読み出し、回線の状態変化
を検出すると、これを呼の発生（以下起動という）とそ
の他の要因（切断、応答等）に分離して主記憶装置８６
の特定エリアに回線番号と共に書き込む。内部処理プロ
セツサ１は、周期的に通話路系モジユール８を指定し、
信号受信分配装置８８、インタフエース回路８７を介し
て主記憶装置８６の内容を読み出す。
り蓄積された制御情報を走査読み出し、回線の状態変化
を検出すると、これを呼の発生（以下起動という）とそ
の他の要因（切断、応答等）に分離して主記憶装置８６
の特定エリアに回線番号と共に書き込む。内部処理プロ
セツサ１は、周期的に通話路系モジユール８を指定し、
信号受信分配装置８８、インタフエース回路８７を介し
て主記憶装置８６の内容を読み出す。
その読出し結果呼の発生通知（以下起動要因という）が
あれば、内部処理プロセツサ１で空きの必要な機器（例
えば図示せざるがダイヤル信号受信装置）を選択し、そ
の機器に時分割通話路８３のタイムスロツトを割当てる
。
あれば、内部処理プロセツサ１で空きの必要な機器（例
えば図示せざるがダイヤル信号受信装置）を選択し、そ
の機器に時分割通話路８３のタイムスロツトを割当てる
。
この情報は、内部処理プロセツサ１より信号受信分配装
置８８、インタフエース回路８７を介して主記憶装置８
６の前記とは別のエリアに指令として書き込まれる。入
出力プロセツサ８５は、主記憶装置８６のこのエリアに
書き込まれた情報を定期的に読み出しており、その結果
、新しい呼に対するタイムスロツトの割当を知り、保持
メモリ８４にその新しい呼に対するタイムスロツトの割
当てを書き込む。これにより新しい呼は前記選択された
機器に接続される。この選択された機器からの情報も入
出力プロセツサ８５は読み取つており、その結果を主記
憶装置８６に書込む。この書き込まれた情報は、前述と
同様にして内部処理プロセツサに読込まれ、処理結果、
別の指令が主記憶装置８６に書込まれる。この様にして
一連の交換動作が進行する。
置８８、インタフエース回路８７を介して主記憶装置８
６の前記とは別のエリアに指令として書き込まれる。入
出力プロセツサ８５は、主記憶装置８６のこのエリアに
書き込まれた情報を定期的に読み出しており、その結果
、新しい呼に対するタイムスロツトの割当を知り、保持
メモリ８４にその新しい呼に対するタイムスロツトの割
当てを書き込む。これにより新しい呼は前記選択された
機器に接続される。この選択された機器からの情報も入
出力プロセツサ８５は読み取つており、その結果を主記
憶装置８６に書込む。この書き込まれた情報は、前述と
同様にして内部処理プロセツサに読込まれ、処理結果、
別の指令が主記憶装置８６に書込まれる。この様にして
一連の交換動作が進行する。
この入出力プロセツサ８５と内部処理プロセツサ１のや
りとりを第２図を参照しながら更に詳しく説明する。
りとりを第２図を参照しながら更に詳しく説明する。
第２図は第１図の一実施における部分詳細図を示したも
のであつて、第１図と同一符号は同一機能を示し、９は
オーダデコーダ、１０はリングカウンタより成るライト
キューアドレスジェネレータ、１１はリングカウンタよ
り成るリードキューアドレスジェネレータ、１２は一般
の変化検出報告用メモリキユ一、１３は呼の発生検出専
用報告用メモリキユ一、１４は指令蓄積用メモリキユ一
１５はバツフアレジスタである。
のであつて、第１図と同一符号は同一機能を示し、９は
オーダデコーダ、１０はリングカウンタより成るライト
キューアドレスジェネレータ、１１はリングカウンタよ
り成るリードキューアドレスジェネレータ、１２は一般
の変化検出報告用メモリキユ一、１３は呼の発生検出専
用報告用メモリキユ一、１４は指令蓄積用メモリキユ一
１５はバツフアレジスタである。
即ち、入出力プロセツサ８５で検出の結果が、起動であ
れば、メモリキユ一１３に順次回線番号と起動である旨
を書き込む。
れば、メモリキユ一１３に順次回線番号と起動である旨
を書き込む。
又、起動以外であれば、メモリキユ一１２に順次回線番
号とその回線に関する情報を書き込む。
号とその回線に関する情報を書き込む。
内部処理プロセツサ１からメモリキユ一１３を読みたい
ときには、ＳＰバス上に通話路系モジユールの指定とオ
ーダを出す。これを信号受信分配装置８で受信し、自装
置の指定か否かを受信信号にエラーがないか否かを検査
し、正常に自装置が指定されておればオーダをインタフ
エース回路８７に送り、このオーダは、オーダデコーダ
９でデコードされる。
ときには、ＳＰバス上に通話路系モジユールの指定とオ
ーダを出す。これを信号受信分配装置８で受信し、自装
置の指定か否かを受信信号にエラーがないか否かを検査
し、正常に自装置が指定されておればオーダをインタフ
エース回路８７に送り、このオーダは、オーダデコーダ
９でデコードされる。
この場合、読み出し命令が来ており、メモリキユ一１３
の指定になつている。そこでデコーダ９の出力Ｒｅａｄ
Ｑによりリードキューアドレスジェネレータ１１のうち
、ＣＱ用ジエネレータ１１−１が起動される。
の指定になつている。そこでデコーダ９の出力Ｒｅａｄ
Ｑによりリードキューアドレスジェネレータ１１のうち
、ＣＱ用ジエネレータ１１−１が起動される。
このジェネレータ１１−１はリングカウンタになつてお
り、起動される度に＋１される。
り、起動される度に＋１される。
このジェネレータ１１−１の出力をアドレスとしてメモ
リキユ一１３がアクセスされ、その読出し内容がバツフ
アレジスタ１５、信号受信分配装置８を介して内部処理
プロセツサ１に読み出される。又、メモリキユ一１２の
内容を読み出すときには、同様にしてジエネレータ１１
−２が起動され、その出力でメモリキユ一１２の内容が
内部処理プロセツサ１に読み出される。しかして、入出
力プロセツサ８５への指令は、内部処理プロセツサ１よ
り上記と同様にして信号受信分配装置８を介してインタ
フエース回路８７に送られる。
リキユ一１３がアクセスされ、その読出し内容がバツフ
アレジスタ１５、信号受信分配装置８を介して内部処理
プロセツサ１に読み出される。又、メモリキユ一１２の
内容を読み出すときには、同様にしてジエネレータ１１
−２が起動され、その出力でメモリキユ一１２の内容が
内部処理プロセツサ１に読み出される。しかして、入出
力プロセツサ８５への指令は、内部処理プロセツサ１よ
り上記と同様にして信号受信分配装置８を介してインタ
フエース回路８７に送られる。
但し、このときは入出力プロセツサ８５への指令はバツ
フアレジスタ１５に入れられる。
フアレジスタ１５に入れられる。
又、このときは、書き込み命令であり、デコーダ９から
の出力ＷｒｉｔｅＱによりジエネレータ１０が起動され
、ジェネレータ１０の出力をアドレスとしてメモリキユ
一１４にバツフアレジスタ１５の内容（指令）が書き込
まれる。
の出力ＷｒｉｔｅＱによりジエネレータ１０が起動され
、ジェネレータ１０の出力をアドレスとしてメモリキユ
一１４にバツフアレジスタ１５の内容（指令）が書き込
まれる。
かかる動作を行う一方、この交換システムは内部処理プ
ロセツサ１がＣＣ使用率のしきい値オーバ又は共通リソ
ースのビジー（例えば呼接続処理用トランザクシヨンの
ビジー）等により過負荷を検出する。
ロセツサ１がＣＣ使用率のしきい値オーバ又は共通リソ
ースのビジー（例えば呼接続処理用トランザクシヨンの
ビジー）等により過負荷を検出する。
そして、過負荷を検出した場合には、その時点で、該交
換局を使用している呼に対するサービスの低下を防ぐた
めに、１通話路系モジユール８の入出力プロセツサ８５
に対し、新たな起動の検出を停止する指令をメモリキユ
一１４に書き込む。
換局を使用している呼に対するサービスの低下を防ぐた
めに、１通話路系モジユール８の入出力プロセツサ８５
に対し、新たな起動の検出を停止する指令をメモリキユ
一１４に書き込む。
２メモリキユ一１３に登録されている起動の検出された
回線に対し、一度切断するまでは該回線の起動検出を実
証しない指令をメモリキユ一１４に書き込む。
回線に対し、一度切断するまでは該回線の起動検出を実
証しない指令をメモリキユ一１４に書き込む。
等の制御を行ない、通話路系モジユール８からの新たな
呼の入力を押えるという動作を行なう。
呼の入力を押えるという動作を行なう。
過負荷の原因の大部分は交換システムに対する呼の過剰
発生（実施例の場合は交換システムの呼処理能力以上に
起動が検出される現象が起こる）であるため呼の発生（
起動）専用に通信手段を設けることは共通リソースのビ
ジーによる過負荷検出を迅速に行なうことに対し有効で
ある。以上説明したように、本発明は機能分散形の交換
システムの過負荷を迅速かつ容易に検出し、交換局とし
て安定した交換サービスを提供できるという利点を持つ
。
発生（実施例の場合は交換システムの呼処理能力以上に
起動が検出される現象が起こる）であるため呼の発生（
起動）専用に通信手段を設けることは共通リソースのビ
ジーによる過負荷検出を迅速に行なうことに対し有効で
ある。以上説明したように、本発明は機能分散形の交換
システムの過負荷を迅速かつ容易に検出し、交換局とし
て安定した交換サービスを提供できるという利点を持つ
。
第１図は本発明の一実施例、第２図は第１図の部分詳略
図である。 図中、１は内部処理プロセツサ、８は通話路系モジユー
ル、９はオーダデコーダ、１０はライトキューアドレス
ジェネレータ、１１はリードキューアドレスジェネレー
タ、１２は一般の変化検出報告用メモリキユ一、１３は
呼の発生検出専用報告用メモリキユ一、１４は指令蓄積
用メモリキユ一、１５はバツフアレジスタ、８１は通話
ハイウエイ、８２はデジタル信号装置、８３は時分割通
話路、８４は保持メモリ、８５は入出力プロセツサ、８
６は主記憶装置、８７はインタフエース回路、８８は信
号受信分配装置。
図である。 図中、１は内部処理プロセツサ、８は通話路系モジユー
ル、９はオーダデコーダ、１０はライトキューアドレス
ジェネレータ、１１はリードキューアドレスジェネレー
タ、１２は一般の変化検出報告用メモリキユ一、１３は
呼の発生検出専用報告用メモリキユ一、１４は指令蓄積
用メモリキユ一、１５はバツフアレジスタ、８１は通話
ハイウエイ、８２はデジタル信号装置、８３は時分割通
話路、８４は保持メモリ、８５は入出力プロセツサ、８
６は主記憶装置、８７はインタフエース回路、８８は信
号受信分配装置。
Claims (1)
- １ 複数の入出力プロセッサと回線の変化情報等を記憶
する記憶装置と内部処理プロセッサとからなる機能分散
形蓄積プログラム制御交換システムにおいて、前記内部
処理プロセッサと前記記憶装置間の情報転送制御を行な
うインタフェース回路を備え、前記入出力プロセッサは
呼の回線変化情報を呼の発生を示す情報とその他の要因
となる情報とに分離して前記憶装置の特定エリアに書込
み、前記内部処理プロセッサは前記インタフェース回路
を介して前記記憶装置の特定エリアを読み出し、呼の発
生状況を監視するとともに、過負荷時には、前記インタ
フェース回路を介して前記記憶装置に前記入出力プロセ
ッサへの制御情報を書込み、前記入出力プロセッサの入
出力処理を制御することを特徴とする過負荷制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11054278A JPS5926158B2 (ja) | 1978-09-08 | 1978-09-08 | 過負荷制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11054278A JPS5926158B2 (ja) | 1978-09-08 | 1978-09-08 | 過負荷制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5537080A JPS5537080A (en) | 1980-03-14 |
| JPS5926158B2 true JPS5926158B2 (ja) | 1984-06-25 |
Family
ID=14538452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11054278A Expired JPS5926158B2 (ja) | 1978-09-08 | 1978-09-08 | 過負荷制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5926158B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148490A (ja) * | 1983-02-14 | 1984-08-25 | Fujitsu Ltd | 過負荷処置方式 |
| JPS59175597A (ja) * | 1983-03-26 | 1984-10-04 | 岩崎電気株式会社 | 放電灯点灯装置 |
| JPS60208099A (ja) * | 1984-03-31 | 1985-10-19 | 東芝ライテック株式会社 | 放電灯点灯装置 |
| JPS621395U (ja) * | 1985-06-18 | 1987-01-07 | ||
| JPH0834614B2 (ja) * | 1985-07-16 | 1996-03-29 | 富士通株式会社 | 回線走査規制方式 |
| JPH0620320Y2 (ja) * | 1989-06-16 | 1994-05-25 | 東芝ライテック株式会社 | 放電灯点灯装置 |
| CN109975638B (zh) * | 2019-04-23 | 2021-01-15 | 成都绎码科技有限公司 | 一种基于无线传输的开关量信号监测装置及方法 |
-
1978
- 1978-09-08 JP JP11054278A patent/JPS5926158B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5537080A (en) | 1980-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598363A (en) | Adaptive delayed polling of sensors | |
| CA1191641A (en) | Processor facilities for integrated packet and voice switching | |
| US5179554A (en) | Automatic association of local area network station addresses with a repeater port | |
| US5781927A (en) | Main memory arbitration with priority scheduling capability including multiple priorty signal connections | |
| EP0333593A2 (en) | A data processing system capable of fault diagnosis | |
| US3732548A (en) | Switching center for a data network | |
| JPS5926158B2 (ja) | 過負荷制御方式 | |
| US4805170A (en) | Data communication network | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| US5530904A (en) | System for tranferring data from one communication line to another using a multiplexer for selecting the lines and transferring data without intervention of a main processor | |
| CN112579323A (zh) | 一种异构多核的异步通信方法及装置 | |
| JPS6159941A (ja) | マルチドロツプ接続端末制御方式 | |
| US4807281A (en) | Method for load distribution among the central processors of a multiprocessor central control unit of a switching system | |
| KR20060088929A (ko) | 리눅스 기반의 시스템에서 하드웨어 인터럽트 처리 장치및 방법 | |
| JP3045147B2 (ja) | 移動通信用データ中継装置 | |
| JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
| JPH0666984B2 (ja) | 電子交換機の初期化方式 | |
| JP2723245B2 (ja) | ファクシミリ蓄積交換装置 | |
| KR100703387B1 (ko) | 메인프로세서를 이용한 td-버스와 p-버스 정합장치 | |
| JPS6232795A (ja) | マルチプロセサ方式の交換機 | |
| CN111858011A (zh) | 一种多数据流任务处理方法、装置、设备及存储介质 | |
| CN115174658A (zh) | 服务处理方法及相关装置 | |
| JPS59132054A (ja) | 障害内容通知方式 | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPH0115236B2 (ja) |