JPH02105388A - 画像用メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像用メモリに関し、特にパソコン。

ＥＷＳ等のフレームバッファやＶＴＲ，ＴＶのフィール
ドメモリに使用される画像用メモリに関する。

〔従来の技術〕

従来、この種の画像用メモリとしては、メモリセルとＲ
ＡＭポートおよびシリアル入出力ポートとを備えたデュ
アルポートメモリが知られている。

第３図はかかる従来の一例を示す画像用メモリのブロッ
ク図である。

第３図に示すように、この画像用メモリ３０はメモリセ
ル１と、このメモリセル１との間でデータ転送を行うデ
ータレジスタ２と、８ビツト構成などのアドレス入力信
号ＡＩに基づきメモリセル１のアクセスするセルのロウ
（行）およびカラム（列）データに変換するアドレスデ
コーダ４と、シリアルクロック（ＳＣ＞および前記アド
レス信号ＡＩに基づきデータレジスタ２を制御するアド
レスカウンタ５と、入出力バッファ１０を有しメモリセ
ル１との間でのデータ転送およびデータバスへの入出力
ＩＯ＋　を行うＲＡＭポート７と、シリアル入出力バッ
ファ１１′を有しデータレジスタ２との間でのデータ転
送およびデータバスへのシリアル入出力Ｓ　Ｉ　ＯＩ　
を行うシリアルポート８′とを有している。また、タイ
ミングジェネレータ３３は行アドレスストローブ信号（
ＲＡＳ）列アドレスストローブ信号（ＣＡＳ）、データ
転送／出力許可信号（ＤＴｌｏＥ）およびビット単位書
込／書込許可信号（ＷＢ／ＷＥ）に基づいて画像用メモ
リ３０を制御するための各種コン１〜ロールクロツクを
発生させるクロック発生器である。

かかる画像用メモリの動作としては、メモリセル１に対
するＲＡＭポート７から読み出し／書き込み（リード／
ライト）動作と、アドレスデコーダ４からのロウアドレ
スで選択されるメモリセル１ｅとデータレジスタ２との
間のデータ転送動作と、データレジスタ２に対するシリ
アルポート８′からのリード／ライト動作とがある。か
かるＲＡＭポート７のリード／ライト動作とシリアルポ
ート８′のリード／ライト動作とは同時に非同期で実行
可能である。

〔発明が解決しようとする課題〕

上述した従来のデュアルポートを備えた画像用メモリは
、シリアルポートが一つしかないので、次の２つの欠点
がある。

第一には、ブレーンアクセス構成の画像システムの場合
、一つの画像用メモリには−プレーンのデータしか入れ
られないので、かなり大きな解像度でなければメモリの
未使用の部分が多くなる。

また、第二には外部から画像を取り込み、それを処理し
て表示するシステムの場合、画像の取り込みと出力とが
同時にできないので、画像取り込み中は処理したデータ
を表示することができない。

本発明の目的は、このようにデータを取り込める領域を
拡大して効率よく使用することができるとともに、画像
の取り込みと処理データの表示とを同時に行うことので
きる画像用メモリを提供することにある。

〔課題を解決するための手段〕

本発明の画像用メモリは、メモリセルと、人出カバッフ
ァを有し前記メモリセルに対してランダムに読出しおよ
び書き込みを行うことのできるＲＡＭポートと、前記メ
モリセルに接続された第一のデータレジスタと、シリア
ル入出力バッファを有し前記第一のデータレジスタに対
してシリアル入出力を行う第一のシリアルポートとを有
し、前記メモリセルと前記第一のデータレジスタ間のデ
ータ転送機能を備えた画像用メモリにおいて、前記メモ
リセルに接続された第二のデータレジスタと、シリアル
出力バッファを有し前記第二のデータレジスタに対して
シリアル出力を行う第二のシリアルポートとを有し、前
記第二のデータレジスタに対しても前記メモリセルのデ
ータを転送する機能を付加して構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を示す画像用メモリのブ
ロック図である。

第１図に示すように、本実施例の画像用メモリ２０は第
３図で説明した従来例の回路に加え、データレジスタ３
と、第二のシリアルクロックＳＣ２およびアドレス信号
Ａ１に基づきこのデータレジスタ３を制御するアドレス
カウンタ６と、ＭＯＤＥ（１）の制御により動作をコン
トロールさせるシリアル入出力バッファ１１を有する第
一のシリアルポート８と、データレジスタ３に接続され
転送されてきたデータをシリアル出力Ｓｏｌするシリア
ル出力バッファ１２を有する第二のシリアルポート９と
を有している。また、タイミングジェネレータ１３には
、前述した４つの信号、すなわち行アドレスストローブ
信号（ＲＡＳ）、列＝　５＝ アドレスストローブ信号（ＣＡＳ）、データ転送／出力
許可信号（ＤＴｌｏＥ）およびビット単位書込／書込許
可信号（ＷＢ／ＷＥ）の他に、モード切替信号ＭＯＤＥ
（１）、ＭＯＤＥ（２）を入力して画像用メモリ２０の
各種コントロールクロックを作成している。

かかる画像用メモリにおいて、まずＭＯＤＥ（１）端子
により、第一のシリアルポート８を出力モードにするか
入力モードにするがを決定する。

最初に、出力モードにした場合の画像用メモリ２０の動
作について説明する。まず、ＲＡＭボー／ＷＥの入力に
よりロウアドレスとカラムアドレスとを指定し、メモリ
セル１に対してリード／ライトを実行する。一方、第一
のシリアルポート８および第二のシリアルポート９はそ
れぞれシリアルクロックＳＣＩ、ＳＣ２の入力により第
一のデータレジスタ２および第二のデータレジスタ３の
内容をそれぞれ順番に読み出す。これらの動作は同時に
実行可能である。また、第一のデータレジスタ２および
第二のデータレジスタ３に対するメロウアドレスを指定
することにより実行される。

すなわち、転送されるデータは指定されたロウアドレス
で選択されるメモリセルｌａ（あるいは選択されたメモ
リセルｌｂ）のデータと、そのロウアドレスのうち上位
１ビツトを反転したロウアドレスにより選択されるメモ
リセルｌｂ（あるいは選択されたメモリセルｌａ）のデ
ータとである。

この時、ロウアドレスの上位１ビツトが”　ｏ　”であ
る方のメモリセル１ａのデータがデータレジスタ２へ、
また上位１ピツ１〜が“′１″″である方のメモリセル
１ｂのデータがデータレジスタ３へそれぞれ同時に転送
される。

次に、第一のシリアルポート８を入力モード−にした場
合の画像用メモリ２０の動作について説明する。尚、Ｒ
ＡＭポート７および第二のシリアルポート９の動作は前
述した出力モードの場合と同じである。まず、第一のシ
リアルポート８はシリアルクロックＳＣＩの入力により
第一のデータレジスタ２ヘシリアル入出力バツフア１１
から受は入れたデータを順番に書き込む。このとき、デ
ータ転送は第一のデータレジスタ２からメモリセル１へ
のデータ転送とメモリセル１からデータレジスタ３への
データ転送とがある。次に、この２つのデータ転送動作
のうち、Ｍ　ＯＤ　Ｅ　（２）端子を指定することによ
り、選択されたメモリセルｌａ、ｌｂのデータ転送を実
行するが、この転送に関係するデータレジスタはロウア
ドレスにより選択されるメモリセルｌａ（または選択さ
れるメモリセルｌｂ）の内容を転送する。

第２図は本発明の第二の実施例を示す画像用メモリのブ
ロック図である。

第２図に示すように、本実施例の画像用メモリ２０は前
述した第一の実施例と比較し、ＲＡＭポート７、第一の
シリアルポート８．第二のシリアルポートつと三つのポ
ートを有するのは同じであるが、第一のデータレジスタ
２をデータレジスタ（Ｌ）２ａとデータレジスタ（Ｈ）
２ｂとに分け、第二のデータレジスタ３をデータレジス
タ（Ｌ）３ａとデータレジスタ（Ｈ）３ｂとに分けたこ
と、およびメモリセル１のロウアドレスについてみると
選択されたメモリセル（Ｌ）ｌｃと選択されたメモリセ
ル（Ｈ）ｌａとに分けることが異っている。

かかる画像用メモリ２０において、ＲＡＭボー１０Ｅお
よびＷＢ／ＷＥの各信号に基づき、読み出し／書き込み
の動作を行う。また、第二のシリアルポート９はシリア
ルクロックＳＣ２を入力することにより、データレジス
タＬ部３ａおよびデータレジスタＨ部３ｂからなる第二
のデータレジスタ３からデータを順番に読み出す。一方
、第一のシリアルポート８はデータ転送の時に入力モー
ドか出力モードかが決定される。ここで、第一のシリア
ルポート８が入力モードの時は、データレジスタＬ部２
ａおよびデータレジスタＨ部２ｂからなる第一のデータ
レジスタ２に対してシリアルクロックＳＣＩを入力する
ことにより順番に書き込み動作を行い、また第一のシリ
アルポート８が出力モードの時は、データレジスタ２が
ら順番に読み出し動作を行う。

一方、データ転送はＲＡＳ、ＣＡＳ、ＤＴｌｏＥ、ＷＢ
／ＷＥの各入力により行うが、第一のデータレジスタ２
側の転送かあるいは第二のデータレジスタ３側の転送か
の選択はＭ　ＯＤ　Ｅ　（３）端子により区別される。

すなわち、第二のデータレジスタ３側が選ばれた場合は
、ロウアドレスおよびカラムアドレスの上位１ビツトに
より選択されたメモリセル（Ｌ）ＩＣ（あるいは選択さ
れたメモリセル（Ｈ）ｌｄ）のデータがデータレジスタ
Ｌ部３ａ（あるいはデータレジスタＨ部３ｂ）に転送さ
れる。逆に、第一のデータレジスタ２側が選ばれた場合
は、ＭＯＤＥ端子（４）によりデータ転送の方向が区別
され、ロウアドレスおよびカラムアドレスの上位１ビツ
トにより選択されたメモリセルＬ部１ｃ（あるいは選択
されたメモリセルＨ部１ｄ）とデータレジスタＬ部２ａ
（あるいはデータレジスタＨ部２ｂ）との間で指定され
た方向のデータ転送を実行する。また、このデータ転送
サイクルにより、データ転送後の第一のシリアルポート
８の入出力モードを決定することができる。

尚、上述した第二の実施例において、第一のデータレジ
スタ２および第二のデータレジスタ３をそれぞれ２分割
したのは、第一のシリアルポート８を出力モードで使用
する場合に、２ラインにまたがり連続的にデータ出力す
ることを可能にするためである。すなわち、２分割しな
い場合は、第一のデータレジスタ２および第二のデータ
レジスタ３に対して同時にデータ転送することが必要で
あるが、第二の実施例ではそれができないからである。

以上二つの実施例について説明したが、上述したタイミ
ングジェネレータ１３を説明の都合上、画像用メモリブ
ロック２０とは別のブロックとして扱ったが、同一のブ
ロックとしてもよい。

〔発明の効果〕

以上説明したように、本発明の画像用メモリは２つのシ
リアルポートを持っていることにより、次の２つの効果
がある。

第一には、ブレーンアクセス構成の画像システムの場合
、一つの画像用メモリに２つのプレーンのデータを入れ
ることができるので、このメモリを無駄なく使用するこ
とができ、従来のデュアルポートを使用した画像メモリ
に比べ半分の個数で済む。

また、第二には、画像を取り込み、それを処理して表示
するシステムの場合、画像取り込み用のシリアルポート
と、処理用のＲＡＭポートと、表示用のシリアルポート
とが別々にあるので、画像を取り込みながら処理したデ
ータを同時に表示することが可能である。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す画像用メモリのブ
ロック図、第２図は本発明の第二の実施例を示す画像用
メモリのブロック図、第３図は従来の一例を示す画像用
メモリのブロック図である。 ］・・・メモリセル、１ａ〜１ｄ・・・選択されたメモ
リセル、２．２ａ、２ｂ、３．３ａ　　３ｂ−データレ
ジスタ、４・・・アドレスデコーダ、５，６・・・アド
レスカウンタ、７・・・ＲＡＭポート、８，９・・・シ
リアルポート、１０・・・入出力バッファ、１１・・・
シリアル入出力バッファ、１２・・・シリアル出力バッ
ファ、１３・・・タイミングジェネレータ、２０・・・
画像用メモリ、ＳＣ・・・シリアルクロック、ＡＩ・・
・アドレス入力信号、ＲＡＳ・・・行アドレスストロー
ブ・ビット単位書込／書込許可信号、Ｍ　ＯＤ　Ｅ　（
１）〜Ｍ　ＯＤ　Ｅ　（４）・・・モード切替信号、Ｉ
Ｏ＋・・・データバス入出力信号、Ｓ丁○ｉ・・・シリ
アル入出力信号、Ｓ　Ｏ＋・・・シリアル出力信号。 代浬人弁理士内原　　晋

Claims (1)

【特許請求の範囲】
1. メモリセルと、入出力バッファを有し前記メモリセルに
   対してランダムに読出しおよび書き込みを行うことので
   きるＲＡＭポートと、前記メモリセルに接続された第一
   のデータレジスタと、シリアル入出力バッファを有し前
   記第一のデータレジスタに対してシリアル入出力を行う
   第一のシリアルポートとを有し、前記メモリセルと前記
   第一のデータレジスタ間のデータ転送機能を備えた画像
   用メモリにおいて、前記メモリセルに接続された第二の
   データレジスタと、シリアル出力バッファを有し前記第
   二のデータレジスタに対してシリアル出力を行う第二の
   シリアルポートとを有し、前記第二のデータレジスタに
   対しても前記メモリセルのデータを転送する機能を付加
   したことを特徴とする画像用メモリ。