JPH04172549A - デジタルデータ処理装置 - Google Patents
デジタルデータ処理装置Info
- Publication number
- JPH04172549A JPH04172549A JP30137690A JP30137690A JPH04172549A JP H04172549 A JPH04172549 A JP H04172549A JP 30137690 A JP30137690 A JP 30137690A JP 30137690 A JP30137690 A JP 30137690A JP H04172549 A JPH04172549 A JP H04172549A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digit
- unit
- valid
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、デジタルデータの一部の桁か不必要で、か
つ、自身または他のデータ処理装置にこれら不必要なデ
ータが何らかの影響を及ぼす場合でも、この影響を排除
または抑制できるようにしたデジタルデータ処理装置に
関するものである。
つ、自身または他のデータ処理装置にこれら不必要なデ
ータが何らかの影響を及ぼす場合でも、この影響を排除
または抑制できるようにしたデジタルデータ処理装置に
関するものである。
第３図は、従来のデータ処理装置の一例で用いる４ビツ
ト入出力の半導体メモリにおけるデジタルデータの構成
図である。図において、１〜４は左から順に連結して４
桁のデータ５となりうるデータ群である。
ト入出力の半導体メモリにおけるデジタルデータの構成
図である。図において、１〜４は左から順に連結して４
桁のデータ５となりうるデータ群である。
第２図は、第３図に示す４桁のデジタルデータを扱う４
ビツト入出力の半導体メモリを備えたデータ処理装置を
示す図である。図中、６．７はデータ送信側、データ受
信側にそれぞれ位置するデータ処理装置である。８はデ
ータを装置６のデータ出力部から装置７の入力部へ伝送
するためのデータ伝送路である。 ″ 次に動作について説明する。
ビツト入出力の半導体メモリを備えたデータ処理装置を
示す図である。図中、６．７はデータ送信側、データ受
信側にそれぞれ位置するデータ処理装置である。８はデ
ータを装置６のデータ出力部から装置７の入力部へ伝送
するためのデータ伝送路である。 ″ 次に動作について説明する。
第２図で示すデータ処理装置では、データをデータ１〜
データ４の４桁のデータ５で一情報として取り扱い、処
理を行う。したがってその４桁のうち不要なものがある
場合、例えはデータ５のうちデータ１〜データ３だけが
有効桁でデー タ４が不要桁である場合、データ５をそ
のまま装置６から装置７へ伝送しても装置７で処理を行
った結果は正しく目的の処理を果たしたものとはならな
い。
データ４の４桁のデータ５で一情報として取り扱い、処
理を行う。したがってその４桁のうち不要なものがある
場合、例えはデータ５のうちデータ１〜データ３だけが
有効桁でデー タ４が不要桁である場合、データ５をそ
のまま装置６から装置７へ伝送しても装置７で処理を行
った結果は正しく目的の処理を果たしたものとはならな
い。
そこでこういった場合は、データ５を装置６の中で処理
してから伝送を行う方法をとる。即ち、まずデータ５を
装置６のメモリ外部にある各桁ごとに操作が可能な一時
記録場所に転送し、次に必要な部分１〜３を有効とする
ためのマスク処理を行い、ここで有効となったデータ１
〜３について目的の処理を施す。その後装置７への伝送
を行う。
してから伝送を行う方法をとる。即ち、まずデータ５を
装置６のメモリ外部にある各桁ごとに操作が可能な一時
記録場所に転送し、次に必要な部分１〜３を有効とする
ためのマスク処理を行い、ここで有効となったデータ１
〜３について目的の処理を施す。その後装置７への伝送
を行う。
これで、不要桁４が無視され、データ１〜３の桁につい
てのみ目的の処理が行われた結果となる。
てのみ目的の処理が行われた結果となる。
従来のデータ処理装置では、メモリ操作処理をするため
の桁数に満たないデータについて、以上のように不要桁
を含んだまま桁単位で操作可能な一時記憶場所への転送
を行い、その記録場所でデータの各桁について有効か、
無効かを指定し、その結果前動である桁のデータについ
て目的の処理を行うというように多くの段階にわたる処
理を必要としていた。
の桁数に満たないデータについて、以上のように不要桁
を含んだまま桁単位で操作可能な一時記憶場所への転送
を行い、その記録場所でデータの各桁について有効か、
無効かを指定し、その結果前動である桁のデータについ
て目的の処理を行うというように多くの段階にわたる処
理を必要としていた。
また、読み出しにおいても、読み出し側、つまり受信側
のデータ処理装置が有効桁のデータのみを必要としてい
る場合に、このデータ処理装置は有効桁のデータに不要
桁のデータを付加したデータを出力してしまう。
のデータ処理装置が有効桁のデータのみを必要としてい
る場合に、このデータ処理装置は有効桁のデータに不要
桁のデータを付加したデータを出力してしまう。
この発明は、上記のような問題点を解消するためになさ
れたもので、その発明の目的は、デジタルデータの伝送
時に付加されてしまう不要データを無視するように受信
側のデータ処理装置に指示するようにしたものである。
れたもので、その発明の目的は、デジタルデータの伝送
時に付加されてしまう不要データを無視するように受信
側のデータ処理装置に指示するようにしたものである。
この発明にかかるデータ処理装置は、送信側に位置した
ときのデジタルデータの伝送時における伝送路に対して
、そのデジタルデータの各桁について無効及び有効の指
示をする信号の出力部を付加したものである。
ときのデジタルデータの伝送時における伝送路に対して
、そのデジタルデータの各桁について無効及び有効の指
示をする信号の出力部を付加したものである。
この発明によるデータ処理装置は、送信側に位置したと
きのデジタルデータの伝送時、そのデジタルデータの各
桁について無効及び有効の指示をする信号を出力するこ
とで、受信側のデータ処理装置の方でそのデジタルデー
タについて正しく目的の処理が行えるようにしたため、
送信側による各桁単位で行うべき多段階に及ぶ処理を必
要としない。
きのデジタルデータの伝送時、そのデジタルデータの各
桁について無効及び有効の指示をする信号を出力するこ
とで、受信側のデータ処理装置の方でそのデジタルデー
タについて正しく目的の処理が行えるようにしたため、
送信側による各桁単位で行うべき多段階に及ぶ処理を必
要としない。
以下、この発明の一実施例を図について説明する。
第３図は発明の一実施例によるデジタルデータ処理装置
において用いる４ビツト入出力の半導体メモリにおける
デジタルデータの構成図である。
において用いる４ビツト入出力の半導体メモリにおける
デジタルデータの構成図である。
図中、１〜４は左から順に連結して４桁のデータ５とな
りうるデータ群である。これは従来技術の例で用いたデ
ジタルデータの構成図と同様である。
りうるデータ群である。これは従来技術の例で用いたデ
ジタルデータの構成図と同様である。
第１図は、本発明の一実施例による第３図に示す４桁の
デジタルデータを扱う４ビツト入出力の半導体メモリを
備えたデータ処理装置を示す図である。図において、６
はデータ送信側、７はデータ受信側にそれぞれ位置する
データ処理装置である。８はデータを装置６のデータ出
力部から装置７の入力部へ伝送するための伝送路である
。９は伝送路８で伝送されるデジタルデータに対して各
桁ごとに育効か無効かを指示する制御信号を装置６の制
御１号出力部から装置７の制御信号入力部へ伝送するた
めの制御信号伝送路である。
デジタルデータを扱う４ビツト入出力の半導体メモリを
備えたデータ処理装置を示す図である。図において、６
はデータ送信側、７はデータ受信側にそれぞれ位置する
データ処理装置である。８はデータを装置６のデータ出
力部から装置７の入力部へ伝送するための伝送路である
。９は伝送路８で伝送されるデジタルデータに対して各
桁ごとに育効か無効かを指示する制御信号を装置６の制
御１号出力部から装置７の制御信号入力部へ伝送するた
めの制御信号伝送路である。
次に動作について説明する。
第１図に示すデータ処理装置では従来例同様、データを
データ１〜４の４桁のデータ５で一情報としてとり扱い
、処理を行う。この処理において４桁のうち不要な桁が
ある場合、例えばデータ５のうちのデータ１〜３だけが
有効桁でデータ４が不要桁である場合、まずデータ５は
装置６では処理せずにそのままデータ伝送路８で装置６
から装置７へ伝送する。この伝送した各桁ごとに対する
有効か無効かの指示を制御信号伝送路９で装置６から装
置７へ伝送する。装置７は受信したデータ５の各桁に対
し、制御信号伝送路９で伝送されてきた制御信号による
情報から有効か無効かの判断をし目的の処理を行う。
データ１〜４の４桁のデータ５で一情報としてとり扱い
、処理を行う。この処理において４桁のうち不要な桁が
ある場合、例えばデータ５のうちのデータ１〜３だけが
有効桁でデータ４が不要桁である場合、まずデータ５は
装置６では処理せずにそのままデータ伝送路８で装置６
から装置７へ伝送する。この伝送した各桁ごとに対する
有効か無効かの指示を制御信号伝送路９で装置６から装
置７へ伝送する。装置７は受信したデータ５の各桁に対
し、制御信号伝送路９で伝送されてきた制御信号による
情報から有効か無効かの判断をし目的の処理を行う。
以上説明したように、この発明によれば、デジタルデー
タに対して各桁ごとに有効か無効かを指示する制御信号
を受信側に伝送するようにしたので、デジタルデータ処
理装置が送信側に位置したとき、伝送するデジタルデー
タの中に受信側のデータ処理装置に影響を及ぼすような
不要な桁が含まれていても、また桁単位でどのような組
合せのデータであっても特に処理することなくそのまま
伝送を行えば、受信側のデータ処理装置の方で、そのデ
ジタルデータについて正しく目的の処理ができるため、
従来のような送信側による多段階に及ぶ処理が必要なく
、その結果処理が速く、かつ装置も複雑なものでなくな
る。
タに対して各桁ごとに有効か無効かを指示する制御信号
を受信側に伝送するようにしたので、デジタルデータ処
理装置が送信側に位置したとき、伝送するデジタルデー
タの中に受信側のデータ処理装置に影響を及ぼすような
不要な桁が含まれていても、また桁単位でどのような組
合せのデータであっても特に処理することなくそのまま
伝送を行えば、受信側のデータ処理装置の方で、そのデ
ジタルデータについて正しく目的の処理ができるため、
従来のような送信側による多段階に及ぶ処理が必要なく
、その結果処理が速く、かつ装置も複雑なものでなくな
る。
第１図は発明の一実施例による第３図に示す４桁のデジ
タルデータを扱う４ビツト入出力の半導体メモリを備え
たデータ処理装置を示す図、第２図は従来のデータ処理
装置の一例である、第３図に示す４桁のデジタルデータ
を扱う４ビツト入出力の半導体メモリを備えたデータ処
理装置を示す図、第３図は従来のデータ処理装置の一例
および本発明の一例で同様に用いる４ビツト入出力の半
導体メモリにおけるデジタルデータの構成図である。 図において、１〜４は左から順に連結して４桁のデータ
５となりうるデータ群、６はデータ送信側、７はデータ
受信側にそれぞれ位置するデータ処理装置、８はデータ
を装置６のデータ出力部から７の入力部へ伝送するため
の伝送路、９は伝送路８で伝送されるデジタルデータに
対して各桁ごとに有効か無効かを指示する制御信号を装
置６の制御信号出力部から７の制御信号入力部へ伝送す
るための制御信号伝送路である。 なお図中同一符号は同−又は相当部分を示す。
タルデータを扱う４ビツト入出力の半導体メモリを備え
たデータ処理装置を示す図、第２図は従来のデータ処理
装置の一例である、第３図に示す４桁のデジタルデータ
を扱う４ビツト入出力の半導体メモリを備えたデータ処
理装置を示す図、第３図は従来のデータ処理装置の一例
および本発明の一例で同様に用いる４ビツト入出力の半
導体メモリにおけるデジタルデータの構成図である。 図において、１〜４は左から順に連結して４桁のデータ
５となりうるデータ群、６はデータ送信側、７はデータ
受信側にそれぞれ位置するデータ処理装置、８はデータ
を装置６のデータ出力部から７の入力部へ伝送するため
の伝送路、９は伝送路８で伝送されるデジタルデータに
対して各桁ごとに有効か無効かを指示する制御信号を装
置６の制御信号出力部から７の制御信号入力部へ伝送す
るための制御信号伝送路である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）複数桁のデジタルデータ入出力部と、これらデジ
タルデータの少なくとも１つの桁のデータを無効および
有効にする旨の情報を出力する出力部とを備えたことを
特徴とするデジタルデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30137690A JPH04172549A (ja) | 1990-11-06 | 1990-11-06 | デジタルデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30137690A JPH04172549A (ja) | 1990-11-06 | 1990-11-06 | デジタルデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172549A true JPH04172549A (ja) | 1992-06-19 |
Family
ID=17896132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30137690A Pending JPH04172549A (ja) | 1990-11-06 | 1990-11-06 | デジタルデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09138772A (ja) * | 1995-11-14 | 1997-05-27 | Nec Gumma Ltd | データ転送制御方式 |
-
1990
- 1990-11-06 JP JP30137690A patent/JPH04172549A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09138772A (ja) * | 1995-11-14 | 1997-05-27 | Nec Gumma Ltd | データ転送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04172549A (ja) | デジタルデータ処理装置 | |
| WO1988004452A1 (en) | Processing unit having at least one coprocessor | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JP2715737B2 (ja) | データ通信方式 | |
| JP2905989B2 (ja) | 入出力制御装置 | |
| JPS63163654A (ja) | 入出力ユニツト選択装置 | |
| JPH03204254A (ja) | データ受信装置 | |
| JPS5953743B2 (ja) | 通信制御装置 | |
| JPH0410031A (ja) | マイクロプログラム制御装置 | |
| JPH0736665A (ja) | 演算装置 | |
| JPS61148562A (ja) | 情報処理装置におけるデ−タの移送方式 | |
| JP2625049B2 (ja) | ブレーク信号監視時間設定方式 | |
| JPH0226493A (ja) | 接続制御方式 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPH05151151A (ja) | バス変換装置 | |
| JPS59189430A (ja) | 割込み制御方式 | |
| JPS63118966A (ja) | デ−タ転送制御装置 | |
| JPS6136256B2 (ja) | ||
| JPH0448369A (ja) | 複数中央情報処理装置システムにおける情報処理装置制御情報更新方式 | |
| JPS5835283B2 (ja) | 入出力装置間のロ−カルチエツク方法 | |
| JPH03135209A (ja) | 演算処理装置 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPH02259858A (ja) | データ転送処理システム | |
| JPS60156110A (ja) | 数値制御装置 |