JPS59189430A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS59189430A JPS59189430A JP58064777A JP6477783A JPS59189430A JP S59189430 A JPS59189430 A JP S59189430A JP 58064777 A JP58064777 A JP 58064777A JP 6477783 A JP6477783 A JP 6477783A JP S59189430 A JPS59189430 A JP S59189430A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- address
- interrupt
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はデータ処理装置のチャネル及びチャネル制御装
置において、入出力制御プロセッサに入出力制御のため
の割込み処理プログラムルーチンを指定するために必要
な情報を転送する割込み制御方式に関する。
置において、入出力制御プロセッサに入出力制御のため
の割込み処理プログラムルーチンを指定するために必要
な情報を転送する割込み制御方式に関する。
従来技術
従来この粕の割込み制御方式においては同一チャネル内
での事象信号に対する優先順位が、チャネルの物理的接
続順序によシ決められている。
での事象信号に対する優先順位が、チャネルの物理的接
続順序によシ決められている。
すなわち、低優先順位のチャネルのある事象に対し、高
い優先順位を、捷たは、高優先順位のチャネルのある事
象に対し、低い優先順位を割当てることができないため
、効率的な割込み処理がなされていないという欠点があ
る。
い優先順位を、捷たは、高優先順位のチャネルのある事
象に対し、低い優先順位を割当てることができないため
、効率的な割込み処理がなされていないという欠点があ
る。
さらに、入出力処理プロセッサがチャネルからの割込み
処理要求を受付、割込み処理を行なうプログラムへ分岐
するだめのアドレスを割出す処理が常に割込み受付回数
分発生し１重要な入出力処理時間の浪費を生じさせると
いう欠点がある。
処理要求を受付、割込み処理を行なうプログラムへ分岐
するだめのアドレスを割出す処理が常に割込み受付回数
分発生し１重要な入出力処理時間の浪費を生じさせると
いう欠点がある。
発明の目的
本発明の目的は上記欠点を除去し効率的な割込み処理が
できるようにした割込制御方式を提供することにある。
できるようにした割込制御方式を提供することにある。
発明の構成
本発明の方式は、異なる種類の周辺装置に対応した入出
力制両用割込み処理プログラムルーチンを指定するだめ
のアドレス情報および入出力制御前記プロセッサから送
られた第１のアドレス情報を記憶する第１のアドレス格
納手段と、プロセッサから送られた発生し得る複数の割
込み事象の数に対応した割込み受付有効／無効フラグを
記憶するフラグ格納手段と、 複数個の割込み事象信号を受信し、前記フラグ格納手段
の有効フラグに対応する複数個の割込み事象信号に対し
、予め定められた優先順位に従って選択された１つの事
象信号の事象番号を示す第２のアドレス情報を出力する
受信手段と、接続される周辺装置の種類を規定するコー
ド信号および、前記第２のアドレス情報によシ予め定め
られた規則に従い、優先度値の数に対応した複数の優先
度出力線の１つに対し信号を出力する優先度発生手段と
をそれぞれに含む複数個のチャネル装置と、 前記複数個のチャネル装置からの複数の優先度出力を入
力し、予め定められた優先順位に従って、最高優先度の
優先度値および選択されたチャネル番号を出力する優先
度出力手段と、 前記、チャネル番号により、前記複数個のチャネル装置
から出力される第１アドレス情報および第２のアドレス
情報を選択する選択手段と、前記選択された第１アドレ
ス情報、第２アドレス情報、前記優先度出力回路の出力
である優先度値およびチャネル番号を記憶し、前記プロ
セッサに出力する割込み情報格納手段を含むチャネル制
御装置を備えたことを％徴とする。
力制両用割込み処理プログラムルーチンを指定するだめ
のアドレス情報および入出力制御前記プロセッサから送
られた第１のアドレス情報を記憶する第１のアドレス格
納手段と、プロセッサから送られた発生し得る複数の割
込み事象の数に対応した割込み受付有効／無効フラグを
記憶するフラグ格納手段と、 複数個の割込み事象信号を受信し、前記フラグ格納手段
の有効フラグに対応する複数個の割込み事象信号に対し
、予め定められた優先順位に従って選択された１つの事
象信号の事象番号を示す第２のアドレス情報を出力する
受信手段と、接続される周辺装置の種類を規定するコー
ド信号および、前記第２のアドレス情報によシ予め定め
られた規則に従い、優先度値の数に対応した複数の優先
度出力線の１つに対し信号を出力する優先度発生手段と
をそれぞれに含む複数個のチャネル装置と、 前記複数個のチャネル装置からの複数の優先度出力を入
力し、予め定められた優先順位に従って、最高優先度の
優先度値および選択されたチャネル番号を出力する優先
度出力手段と、 前記、チャネル番号により、前記複数個のチャネル装置
から出力される第１アドレス情報および第２のアドレス
情報を選択する選択手段と、前記選択された第１アドレ
ス情報、第２アドレス情報、前記優先度出力回路の出力
である優先度値およびチャネル番号を記憶し、前記プロ
セッサに出力する割込み情報格納手段を含むチャネル制
御装置を備えたことを％徴とする。
発明の実施例
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の第１の実施例は、プロセ
ジヤから送られた第１のアドレスを記憶する第１のアド
レスレジスタ］０１と、プロセッサから送られた発生し
侍る複数の割込み事象の数に対応した割込み受付有効／
無効のフラグを記憶するフラグレジスタ１０２と、複数
個の割込み事象信号１０７，１０８，１０９．および１
１０を受信し、前記フラグレジスタ１０２が記憶してい
る有効／無効フラグ１０３，１０４，１０５．および１
０６＜！：、前記複数個の割込み事象信号１０７，１０
８，１０９゜および１．１０とをアンド回路１１１，１
１２，１１３゜および１１４で論理積を７１この論理４
メ゛（結果信号１１０．１ ｌ ｂ 、１１ ′７．１
１８を入力し、第２のアドレス情報１２０および割込み
存在（６号１２１を出力する受信回路１３０と、接続さ
れるイＩＸ類を規定するコード信号１２２、削記受倍回
路１３０の出力である第２のアドレス’！Ｉ！１Ｊ１１
２０および割込み存在信号１２１を入力し、複数個の優
先度出力線１２４、１２５．１２６．および１２７０１
つに対し信号を出力する優先度発生回路１２３とをそれ
ぞれに含む第ｌのチャネル装置１００および第２のチャ
ネル装置２００と、前記第１のチャネル装置１００から
の優先反出力を伝送する線１２４，１２５゜１２６、お
よび１２７と、前記第２のチャネル装置２００から優・
先度出力線２０３，２０４＋２０５＋および２０６を介
し、て与えられる凌先度出力全入力し、優先度値３０２
チャネル査号３０３および割込み要求信号３０４を出力
する優先度出力回路３０１と、前記第１チヤネル装置１
００からの第１のアドレス情報１２８および第２のアド
レス１２０と、前記第２チヤネル装置２００からの第１
のアドレス情報２０１および第２のアドレス情報２０２
を入力し前記優先度出力回路３０１の出力であるチャネ
ル番号３０３によｐ前記第１アドレスおよび第２アドレ
スを選択出力する選択回路３２０と、前記選択回路３２
０の出力である第１のアドレ２３３０、第２のアドノス
３３１．前記優先度出力回路３０１の出力である優先度
値３０２、およびチャネル番号３０３を入力し、記憶し
プロセッサ装置に対し送出する割込み情報レジスタ３０
７と、前記優先度出力回路３０１の出力である割込み要
求信号３０４を受取シ、プロセッサ装置に割込み要求信
号３１４を送出する割込み要求フリップ・フロップ３１
２を含んだチャネル制御装置３００とから構成てれてい
る。
ジヤから送られた第１のアドレスを記憶する第１のアド
レスレジスタ］０１と、プロセッサから送られた発生し
侍る複数の割込み事象の数に対応した割込み受付有効／
無効のフラグを記憶するフラグレジスタ１０２と、複数
個の割込み事象信号１０７，１０８，１０９．および１
１０を受信し、前記フラグレジスタ１０２が記憶してい
る有効／無効フラグ１０３，１０４，１０５．および１
０６＜！：、前記複数個の割込み事象信号１０７，１０
８，１０９゜および１．１０とをアンド回路１１１，１
１２，１１３゜および１１４で論理積を７１この論理４
メ゛（結果信号１１０．１ ｌ ｂ 、１１ ′７．１
１８を入力し、第２のアドレス情報１２０および割込み
存在（６号１２１を出力する受信回路１３０と、接続さ
れるイＩＸ類を規定するコード信号１２２、削記受倍回
路１３０の出力である第２のアドレス’！Ｉ！１Ｊ１１
２０および割込み存在信号１２１を入力し、複数個の優
先度出力線１２４、１２５．１２６．および１２７０１
つに対し信号を出力する優先度発生回路１２３とをそれ
ぞれに含む第ｌのチャネル装置１００および第２のチャ
ネル装置２００と、前記第１のチャネル装置１００から
の優先反出力を伝送する線１２４，１２５゜１２６、お
よび１２７と、前記第２のチャネル装置２００から優・
先度出力線２０３，２０４＋２０５＋および２０６を介
し、て与えられる凌先度出力全入力し、優先度値３０２
チャネル査号３０３および割込み要求信号３０４を出力
する優先度出力回路３０１と、前記第１チヤネル装置１
００からの第１のアドレス情報１２８および第２のアド
レス１２０と、前記第２チヤネル装置２００からの第１
のアドレス情報２０１および第２のアドレス情報２０２
を入力し前記優先度出力回路３０１の出力であるチャネ
ル番号３０３によｐ前記第１アドレスおよび第２アドレ
スを選択出力する選択回路３２０と、前記選択回路３２
０の出力である第１のアドレ２３３０、第２のアドノス
３３１．前記優先度出力回路３０１の出力である優先度
値３０２、およびチャネル番号３０３を入力し、記憶し
プロセッサ装置に対し送出する割込み情報レジスタ３０
７と、前記優先度出力回路３０１の出力である割込み要
求信号３０４を受取シ、プロセッサ装置に割込み要求信
号３１４を送出する割込み要求フリップ・フロップ３１
２を含んだチャネル制御装置３００とから構成てれてい
る。
次に本実横倒の動作を説明する。第１のチャネル装置１
００はプロセッサからのレジスタ書込み指令によシ第１
のアドレスレジスタ】０１とフラグレジスタ１０２Ｖｃ
？刀月１設定され、周辺装置等からの割込み車象１百号
１０７，１０８，１０９．および１１０とｆｌｊＪ １
４Ｌフラグレジスタ１０２との論習積をとり、プロセッ
サ装置が認めた割込；Ｉ−事象信号だけを割込み処理の
対象と゛するように選択でれる。
００はプロセッサからのレジスタ書込み指令によシ第１
のアドレスレジスタ】０１とフラグレジスタ１０２Ｖｃ
？刀月１設定され、周辺装置等からの割込み車象１百号
１０７，１０８，１０９．および１１０とｆｌｊＪ １
４Ｌフラグレジスタ１０２との論習積をとり、プロセッ
サ装置が認めた割込；Ｉ−事象信号だけを割込み処理の
対象と゛するように選択でれる。
選択され７゛こ割込み添置信号１１５，１１６，１１７
．および１１８は次に示す役先順位を持った固定優先回
路１１９に入力される。’ｘ＆先ｊ偵位は１１５＞１１
’６＞ｉ １７＞１１ ｓである。１ｕ定優先回路１１
９はア詰果として、前記有効となった割込み事象信号１
１５゜１１６．１１７．および１１８の内、最高優先順
位の割込み事象信号番号としてユビットにエンコードさ
れ第２のアドレス１２０となる。また、同定優先回路Ｊ
、 １９に入力信号１１５，１１６，１１７．および１
１８のどれか１つでも′１″となっていると割込みが存
在することを示す割込み存在信号１２１を出力する。
．および１１８は次に示す役先順位を持った固定優先回
路１１９に入力される。’ｘ＆先ｊ偵位は１１５＞１１
’６＞ｉ １７＞１１ ｓである。１ｕ定優先回路１１
９はア詰果として、前記有効となった割込み事象信号１
１５゜１１６．１１７．および１１８の内、最高優先順
位の割込み事象信号番号としてユビットにエンコードさ
れ第２のアドレス１２０となる。また、同定優先回路Ｊ
、 １９に入力信号１１５，１１６，１１７．および１
１８のどれか１つでも′１″となっていると割込みが存
在することを示す割込み存在信号１２１を出力する。
第２図は異なる種類の周辺装置の種類を規定するコード
１２２と目ｉ■記割込み事象信号１０７，１０８゜１０
９、および１１０とにより与えられる優先度値を示した
図であり、その回路を実現したのが第３図であり、第３
図は第１図の優先度発生回路１２３に対応する。
１２２と目ｉ■記割込み事象信号１０７，１０８゜１０
９、および１１０とにより与えられる優先度値を示した
図であり、その回路を実現したのが第３図であり、第３
図は第１図の優先度発生回路１２３に対応する。
優先反発生回路１２３の出力１２４，１２５，１２６゜
および１２７はそれぞれ優先度値０．１，２． およ
び３に対応し、周辺装置の種類を規定するコード１２２
と第２のアドレス１２０および割込み存在信号１２１と
により４本の優先度出力線１２４゜１２５．１２６．お
よび１２７の内１本に１”の信号を送出する。
および１２７はそれぞれ優先度値０．１，２． およ
び３に対応し、周辺装置の種類を規定するコード１２２
と第２のアドレス１２０および割込み存在信号１２１と
により４本の優先度出力線１２４゜１２５．１２６．お
よび１２７の内１本に１”の信号を送出する。
上記第１チヤネル装置１００と同様な回路を第２のチャ
ネル装置２００も持りている。チャネル制御装置３００
の優先反出力回路３０１は次のような優先順位を持つよ
うＶＣ第１のチャネル装色１゛１００、第２のチャネル
装置２００の反先度出力線を接？Ｆｉする固定優先回路
である。優先ＩＪｉ位は１２４）２０３）１２５）２０
４）１２６＞２０５＞１２７）２０６の順である。
ネル装置２００も持りている。チャネル制御装置３００
の優先反出力回路３０１は次のような優先順位を持つよ
うＶＣ第１のチャネル装色１゛１００、第２のチャネル
装置２００の反先度出力線を接？Ｆｉする固定優先回路
である。優先ＩＪｉ位は１２４）２０３）１２５）２０
４）１２６＞２０５＞１２７）２０６の順である。
優先度出力ｍｌＦｗ’＋Ｓ ３０１は枯呆とし−ｃ ノ
、’、、 ｙ“５イ友先ｉｌｎ位の優先度出力線１２４
，１２５，１２６，１２７，２０３゜２０４ｅ２（Ｌ５
．および２０６社迅択しその優先順位番号を３ビツト３
０２１３０３にエンコードし、上位２ビツトは優先度値
３０２として、下位１ビツトはチャネル番号３０３にそ
れぞれ対応する。まだ、優先度出力線１２４，１２５，
１２６，１２７，２０３，２０４゜２０５．２０６の内
１つでも１″の信号が有るとプロセッサに割込み要）」
＜を行う信号３０４を発生ずる。
、’、、 ｙ“５イ友先ｉｌｎ位の優先度出力線１２４
，１２５，１２６，１２７，２０３゜２０４ｅ２（Ｌ５
．および２０６社迅択しその優先順位番号を３ビツト３
０２１３０３にエンコードし、上位２ビツトは優先度値
３０２として、下位１ビツトはチャネル番号３０３にそ
れぞれ対応する。まだ、優先度出力線１２４，１２５，
１２６，１２７，２０３，２０４゜２０５．２０６の内
１つでも１″の信号が有るとプロセッサに割込み要）」
＜を行う信号３０４を発生ずる。
選択回路３２０ｔ・ま第１のチャネル装置１００゜第２
のチャネル装色２００からの第１のアドレス１２８．２
０１および第２のアドレス１２０．２０２を優先度出力
回路３０１が発生したチャネル番号３０３によシ選択し
、第１のアドレス３３０および第２のアドレス３３１と
して出力する。
のチャネル装色２００からの第１のアドレス１２８．２
０１および第２のアドレス１２０．２０２を優先度出力
回路３０１が発生したチャネル番号３０３によシ選択し
、第１のアドレス３３０および第２のアドレス３３１と
して出力する。
割込み情報レジスタ３０７は選択回路３２０の出力であ
る第１のアドレス３３０．第２のアドレス３３１および
優先度出力回路３０１の出力である優先度値３０２．お
よびチャネル番号３０３をセットし、前記優先度出力回
路３０１出力である割込み要求信号３０４を記憶するフ
リップフロップ３１２にセットし、前記割込み情報レジ
スタ３０７とともにプロセッサ装置に割込み要求を行う
。
る第１のアドレス３３０．第２のアドレス３３１および
優先度出力回路３０１の出力である優先度値３０２．お
よびチャネル番号３０３をセットし、前記優先度出力回
路３０１出力である割込み要求信号３０４を記憶するフ
リップフロップ３１２にセットし、前記割込み情報レジ
スタ３０７とともにプロセッサ装置に割込み要求を行う
。
発明の効果
本発明にはプロセッサ装置から指定される第１のアドレ
スと、割込み事象信号から作成される第２のアドレスと
、割込み事象信号及び周辺装置の種類を規定するコード
との組合せで作成される優先度値とを発生させ、最高優
先度値を表示する事象信号の割込み情報を選択し、プロ
セッサ装置に送出するように構成することによシ、効率
的な割込、み処理を提供できるという効果がある。
スと、割込み事象信号から作成される第２のアドレスと
、割込み事象信号及び周辺装置の種類を規定するコード
との組合せで作成される優先度値とを発生させ、最高優
先度値を表示する事象信号の割込み情報を選択し、プロ
セッサ装置に送出するように構成することによシ、効率
的な割込、み処理を提供できるという効果がある。
第１図は本発明の一実施例を示す図、第２図は第１図の
優先度発生回路における周辺装置の種類を規定するコー
ドと割込み事象番号とにょシ与えられる優先度値を示す
図および第３図は第２図の内容を論理回路で実現した回
路を示す図である。 以下図に用いた符号について説明する。 第１図から第３図において、１００・・・・・・第１の
チャネル装置、２００・・・・・・第２のチャネル装置
、３００・・・・・・チャネル制御装置、１０１・旧・
・第１のアドレス・レジスタ、１ｏ２・・・・・・フラ
グレジスタ、１０７．１０８，１０９，１１０−＝・−
＝割込み事象信号、１２０・・・・・・第２のアドレス
、１２２・・団・周辺装置の種類を規定するコーード、
１１１，１１２，１１．３゜１１４・・・・・・ＡＮＤ
回路、１１９・・・・・・固定優先回路、１３０・・・
・・・受信回路、１２４，１２５，１２６，１２７・・
・・・・チャネル装置 用優先度出力線、２０３，２０
４゜２０５．２０６・・・・・・チャネル装置 用優先
度出力線、３０１・・・・・・優先度出力回路、３２０
・・・・・・選択回路、３０２・・・・・・優先度値、
３０３・・・・・・チャネル番号、３０７・・・・・・
割込み情報レジスタ、３１２・・・・・・割込み要求フ
リップフロップ、３１３・・・・・・割込み情報送出デ
ータバス、３１４・・・・・・割込み要求送出信号。
優先度発生回路における周辺装置の種類を規定するコー
ドと割込み事象番号とにょシ与えられる優先度値を示す
図および第３図は第２図の内容を論理回路で実現した回
路を示す図である。 以下図に用いた符号について説明する。 第１図から第３図において、１００・・・・・・第１の
チャネル装置、２００・・・・・・第２のチャネル装置
、３００・・・・・・チャネル制御装置、１０１・旧・
・第１のアドレス・レジスタ、１ｏ２・・・・・・フラ
グレジスタ、１０７．１０８，１０９，１１０−＝・−
＝割込み事象信号、１２０・・・・・・第２のアドレス
、１２２・・団・周辺装置の種類を規定するコーード、
１１１，１１２，１１．３゜１１４・・・・・・ＡＮＤ
回路、１１９・・・・・・固定優先回路、１３０・・・
・・・受信回路、１２４，１２５，１２６，１２７・・
・・・・チャネル装置 用優先度出力線、２０３，２０
４゜２０５．２０６・・・・・・チャネル装置 用優先
度出力線、３０１・・・・・・優先度出力回路、３２０
・・・・・・選択回路、３０２・・・・・・優先度値、
３０３・・・・・・チャネル番号、３０７・・・・・・
割込み情報レジスタ、３１２・・・・・・割込み要求フ
リップフロップ、３１３・・・・・・割込み情報送出デ
ータバス、３１４・・・・・・割込み要求送出信号。
Claims (1)
- 【特許請求の範囲】 異なる種類の周辺装置に対応した入出力制御用の割込み
処理プログラムルーチンを指定するだめのアドレス情報
および入出力制御処理の優先度を示す情報をプロセッサ
装置に転送するデータ転送装置において、 前記プロセッサから送られた第１のアドレス情報を記憶
する第１のアドレス格納手段と、プロセッサから送られ
た発生し得る複数の割込み事象の数に対応した割込み受
付有効／無効フラグを記憶するフラグ格納手段と、 複数個の割込み事象信号を受信し、前記フラグ格納手段
の有効フラグに対応する複数個の割込み事象信号に対し
、予め定められた優先順位に従って選択された１つの事
象信号の事象番号を示す第２のアドレス情報を出力する
受信手段と、接続される周辺装置の種類を規定するコー
ド信号および前記第２のアドレスによシ予め定められた
規則に従い、優先度値の数に対応した複数の優先度出力
線の１つに対し信号を出力する優先度発生手段とを、そ
れぞれ含む複数個のチャネル装置と、 前記複数個のチャネル装置の優先度出力を入力し、予め
定められた優先順位に従って、最高優先度の優先度値お
よび選択されたチャネル番号を出力する優先度出力手段
と、 前記、チャネル番号により、前記複数個のチャネル装置
から出力される第１のアドレスおよび第２のアドレスを
選択する選択手段と、 前記選択された第１アドレス情報、第２アドレス情報、
前記優先度出力手段の出力である優先度値およびチャネ
ル番号を記憶し、前記プロセッサに出力する割込み情報
格納手段とを含むチャネル制御装置を備えたことを特徴
とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064777A JPS59189430A (ja) | 1983-04-13 | 1983-04-13 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064777A JPS59189430A (ja) | 1983-04-13 | 1983-04-13 | 割込み制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189430A true JPS59189430A (ja) | 1984-10-27 |
| JPS6240747B2 JPS6240747B2 (ja) | 1987-08-29 |
Family
ID=13267972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58064777A Granted JPS59189430A (ja) | 1983-04-13 | 1983-04-13 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189430A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247443A (ja) * | 1986-03-20 | 1987-10-28 | Fujitsu Ltd | チヤネル制御方式 |
| JPS63119074A (ja) * | 1986-11-07 | 1988-05-23 | Ricoh Co Ltd | 磁気記録再生装置 |
-
1983
- 1983-04-13 JP JP58064777A patent/JPS59189430A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62247443A (ja) * | 1986-03-20 | 1987-10-28 | Fujitsu Ltd | チヤネル制御方式 |
| JPH054703B2 (ja) * | 1986-03-20 | 1993-01-20 | Fujitsu Ltd | |
| JPS63119074A (ja) * | 1986-11-07 | 1988-05-23 | Ricoh Co Ltd | 磁気記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6240747B2 (ja) | 1987-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0865633B1 (en) | Solid state data processor with versatile multisource interrupt organization | |
| JPS59189430A (ja) | 割込み制御方式 | |
| JPS62157961A (ja) | マルチプロセツサシステムの割込制御方法 | |
| JPS63118950A (ja) | 情報処理装置 | |
| JPS61233837A (ja) | 割込処理方式 | |
| JPS5965354A (ja) | 処理要求受付の優先順位制御方式 | |
| JPH10171770A (ja) | マルチプロセッサシステム | |
| US6370595B1 (en) | Method of addressing a plurality of addressable units by a single address word | |
| JPH0135376B2 (ja) | ||
| JPH0883179A (ja) | 複合演算処理装置 | |
| JPS62154172A (ja) | ベクトル命令処理装置 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| KR100267767B1 (ko) | 인터럽트 발생 장치 | |
| JPH03152657A (ja) | マルチプロセッサシステム | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPH1069427A (ja) | データ分配処理方式 | |
| JPS58103253A (ja) | 通信制御装置 | |
| JPH0370238A (ja) | 転送ワード数決定方法及びその回路 | |
| JPS5897741A (ja) | デ−タ変換方式 | |
| JPS63229538A (ja) | 電子計算機の記憶素子アクセス制御方式 | |
| JPS61202231A (ja) | マイクロプロセツサを有するデ−タ処理装置 | |
| JPS58197536A (ja) | デバイス選択方式 | |
| JPS59157735A (ja) | デ−タバス制御方式 | |
| JPH036649A (ja) | データ処理装置 | |
| JPH10307778A (ja) | Ｉ／ｏ装置およびデータ通信システム |